大家好，首先介绍一下当前项目环境，6678+spartan6的架构。目前6678在测试JTAG，但是出现了一个问题，就是Wintech的XDS560V2与目标板连接后，在target configuration下test connection下测试正常。然而当进入debug模式时总是报错；
下图为test connection结果
接下来想进入debug模式，点击debug图标，我一般都称之为小虫子；点击小虫子；
3,、接下来就是报错了，请看下图。
4、出错的情形还有一种，
总结一下我当前的测试情况；
1、目前板卡电压均正常，上电顺序也严格按照数据手册推荐来上的，先CVDD----CVDD1----VCC_1V5----VCC_1V8;
2、目前板卡用的所有时钟coreclk、passclk、pcieclk、sgmiiclk、ddrclk、mcmclk均为156.25M提供，晶振过clk buffer后扇出6路；之前这么设计过，并没有什么问题，一切正常；
3、在电正常，时钟之前设计也正常的前提下，请问现在测试方向应该是什么？这个问题的重点又应该落在什么方面呢？
