现有一个需求,由于FPGA需要共线输出,因而输出为50HZ逐行YCbCr到dm368。为了适应dm368,每两帧将C_WE_FIELD拉高一次,这样可以以25帧输入吗?如果不行有什么方法 可以只让dm368接收25帧
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
现有一个需求,由于FPGA需要共线输出,因而输出为50HZ逐行YCbCr到dm368。为了适应dm368,每两帧将C_WE_FIELD拉高一次,这样可以以25帧输入吗?如果不行有什么方法 可以只让dm368接收25帧
你好,
下面的信息可以在DM36x VPFE GUIDE里面找到:
To enable the FIELD ID input, bit 7 of the ISIF.MODESET register should be set to INTERLACE MODE.