/blogs_/archives/b/signal_integrity_/posts/52457欢迎阅读“眼图医生”系列文章！本文将讨论信号集成和硬件工程师在设计或调试速度高达几个Gb每秒的连接时所面临的挑战。无论是进行下一代高分辨率视频显示、医学成像、数据存储或是在最新的高速以太网和电信协议中，我们都面临相同的信号集成挑战。本系列文章从过度均衡开始讨论。 现代专用集成电路（ASIC）中的串行器与解串器（SERDES）与现场可编程门阵列（FPGA）通常能够获得损耗最多30dB的优异的跨信道连接性能。更长或损耗更大的信道通常需要 重定时器 或 中继器 等信号调节器的帮助。这些器件能够补偿长信道的影响zh-CNTelligent Community 13