作者：Wanda Wang 华南区模拟工程师
在高速信号电路设计中，TI的信号调理产品被广泛使用。其中retimer类产品涉及到寄存器配置，因此相比较而言，它的使用最为复杂。本文将以DS125DF1610为例，具体讲解retimer类产品的电路设计与寄存器配置。
下图是DS125DF1610产品资料中的典型应用图。
硬件电路设计可以概括为四个关键部分：
1. 电源：TI的retimer产品供电方式都非常简单，一般只需2.5V单电源，像DS125DF111还可以支持单3.3V供电。从下表可以看到，retimer对电源噪声性能要求不高，通常情况下可以采用DC/DC电源方案，在供电管脚增加适当的滤波电容即可。
另外，电源选型时还需要注意功耗问题，在芯片资料中都会给出各种功能组合下的功耗，那么我们就可以根据实际应用计算出最大的功耗…
作者：Wanda Wang 华南区模拟工程师
随着通信容量的提升，设备端口支持的速率越来越高，从4G时代常见的单口10Gbps和25Gbps*4，到5G时代即将会部署的单口25Gbps，甚至50Gbps，以及56Gbps*8的400G应用。这必将对电路的设计提出了更高的要求。为了补偿高速信号在PCB板上的损耗，提升信号的质量，通常会在链路中加入高速信号调理的芯片。
TI作为全球领先的模拟半导体解决方案厂商，一直以来在高速信号调理产品上不断的投入，从早期的2.5Gbps产品，到当前大量使用的单通道10Gbps和25Gbps产品，以及后续的56Gbps产品，都有相应的解决方案。TI的产品型号众多，在日常的支持工作中，作者发现许多工程师对该类产品的选型不太熟悉，本文将从多个角度来介绍该类产品的选型。
首先从功能上看…
欢迎回到“眼图医生”系列！在第一部分中，我强调了过度均衡一个信号导致的问题。在本文中，我想探讨另一种常见的信号完整性问题：反射以及减轻反射的常见方式。
传输线理论告诉我们，源输出直至接收组件输入之间可能遇到的信号阻抗中的任何变化所产生的反射。本质上讲，当交流（AC）信号在传输线向下行进时遭遇阻抗变化时，一些信号被反射回发射机，而该信号的其余部分将继续射向接收器。信号经历的阻抗变化越大，反射越大，从而造成更多的信号失真。
阻抗变化受下列变化影响：导线宽度、相邻的导线和器件之间的间距，以及距参考平面的距离。然而，印刷电路板（PCB）发生这些阻抗的变化时，并不总是那么明显。一个非常有用的做法是检查PCB布局或系统图，以快速识别可能通过模拟需要多次分析的任何问题区域。执行这类检查时，您应该跟踪从源到接收器的信号，寻找任何违反表1所列指南的行为，以及我接下来会讨论的故障点。
|
单端型 |
欢迎阅读“眼图医生”系列文章！本文将讨论信号集成和硬件工程师在设计或调试速度高达几个Gb每秒的连接时所面临的挑战。无论是进行下一代高分辨率视频显示、医学成像、数据存储或是在最新的高速以太网和电信协议中，我们都面临相同的信号集成挑战。本系列文章从过度均衡开始讨论。
现代专用集成电路（ASIC）中的串行器与解串器（SERDES）与现场可编程门阵列（FPGA）通常能够获得损耗最多30dB的优异的跨信道连接性能。更长或损耗更大的信道通常需要重定时器或中继器等信号调节器的帮助。这些器件能够补偿长信道的影响，为系统提供驱动额外距离的必要能力。
中继器或重定时器的一项主要功能是补偿信道的插入损耗。这一功能可以分解为接收均衡和发送均衡。接收均衡电路通常由连续时间线性均衡器（CTLE）组成，偶尔由判决反馈均衡器（DFE）组成。去加重或有限脉冲响应滤波器（FIR）是发送均衡电路的通常选项。接收均衡电路为长信道进行放大信号…
TI 工程师在本视频中介绍了如何在 QFN 封装芯片的 PCB 设计上得到尽可能好的串扰性能。
主要分三章进行讲解：
第一、 QFN 封装简介；
第二、如何最小化 PCB 设计上的串扰；
第三、仿真结果总结与比较。
PPT内容下载：
在为下一代服务器和交换机实现从10G到25G系统的转换时，硬件设计工程师们必须满足以下这些目标：尽可能降低数据延迟、保持或减小功耗、以及尽可能地降低成本。为了给数据中心用户提供世界一流的具有成本优势产品，从根本上来说，必须用小的成本来多做事。
以下是5个小窍门，它能使你在设计25G系统时做出很好的平衡：
1.确定系统中的哪条链路将会需要信号调节；这将取决于走线长度和印刷电路板 (PCB) 材质。低损耗材料需要较少的信号调节，不过它们的价格也比标准材料要贵。损耗大于专门用途集成电路 (ASIC) 的内在补偿功能的通道将需要某种形式的信号调节。例如，如果你的ASIC能够实现30dB的补偿，你就有可能希望为损耗达到27dB或以上的通道增加信号调节，而其中的3dB差异可以作为安全裕量。
图1是一个PCB材料A和B之间的通道损耗预算分析比较示例图。
图1：一个系统内通道的示例分布，假定ASIC损耗补偿能力：12.9GHz时为3…
T.K. Chin在他的博客文章《差分对：你真正需要了解的内容》里谈论了对于差分对的要求。在现实应用中，我们用印刷电路板（PCB）内的铜走线或线缆组装件内的铜质导线来实现差分对。较长的PCB走线或线缆会出现较高的传输损耗，该损耗会劣化信号质量。在本文中，笔者将说明插入损耗如何能影响差分对的信号质量，并解释均衡器如何能消除这种影响。
什么是插入损耗？
传输损耗包含两部分：低频率下的趋肤效应损耗（skin loss）和高频率下的介电损耗。趋肤效应损耗取决于互连部分的截面面积；例如，PCB走线的宽度和金属厚度，或线缆的导线直径。当频率在几百兆赫以下时，趋肤效应损耗是主要传输损耗，并与频率的平方根成比例。当频率较高时，介电损耗则成为主要传输损耗。介电损耗的量取决于电介质的材料属性，且与频率成正比。
插入损耗是一个常见术语，用来描述互连部分的传输损耗。它是只有和没有互连部分的两种情况下负载处电压的比值。网络分析仪能按振幅和相位测量插入损耗…
在硬件系统设计中，通常我们关注的串扰主要发生在连接器、芯片封装和间距比较近的平行走线之间。但在某些设计中，高速差分过孔之间也会产生较大的串扰，本文对高速差分过孔之间的产生串扰的情况提供了实例仿真分析和解决方法。
高速差分过孔间的串扰
对于板厚较厚的PCB来说，板厚有可能达到2.4mm或者3mm。以3mm的单板为例，此时一个通孔在PCB上Z方向的长度可以达到将近118mil。如果PCB上有0.8mm pitch的BGA的话，BGA器件的扇出过孔间距只有大约31.5mil。
如图1所示，两对相邻差分过孔之间Z方向的并行长度H大于100mil，而两对差分过孔在水平方向的间距S=31.5mil。在过孔之间Z方向的并行距离远大于水平方向的间距时，就要考虑高速信号差分过孔之间的串扰问题。顺便提一下，高速PCB设计的时候应该尽可能最小化过孔stub的长度…
作者：刘 亮 应用工程师
XFI(Ziffy音)和SFI是两个常见的10Gbps高速串行接口，都是连接ASIC芯片和光模块的电气接口。在传统光通信，数据交换机和服务器等上都可以找到些接口。两者之间有什么相似的地方？区别在哪里？我设计的系统接口是否满足标准要求？本博客将一一尝试介绍。
XFI和SFI的来源
XFI来源于XFP光模块标准的一部分，指的是连接ASIC芯片和XFP光模块的电气接口。XFP光模块标准定义于2002年左右，其内部的收和发方向都带有CDR电路。因此XFP模块尺寸比较大，功耗也比较大，这个对于需要多端口高密度的系统，比如数通交换机会是一个问题。为了解决这两个问题，2006年左右，SFP+光模块标准出来了，其内部没有CDR电路，相对于XFP模块，SFP+模块尺寸和功耗都变小了。对应SFP+的电气接口叫做SFI。
XFI接口先于SFI接口出现…
作者：Guilherme Borba
对信号完整性工程师而言，高速串行链路仿真是功能强大的工具。这些仿真可让设计人员大致了解系统性能预测，使他们在将设计交付耗资巨大的电路板生产之前更容易做出正确决定以达到设计目标。
TI的WEBENCH®接口设计工具可为串行链路仿真提供简单却功能强大的环境。这款基于Web的免费工具可作为快速且方便使用的高速通道分析仿真工具 —— 对传统上由已获授权的电子设计自动化（EDA）软件工具进行的分析（更严格更耗时）是一种补充。您可在这篇博客文章里读到更多关于WEBENCH接口设计工具的内容。
这一切听起来很棒，但该工具能给您带来可靠的结果吗？为了回答这个问题，笔者去了实验室，并进行了一些测量。笔者决定使用一个速率为12.5Gbps的Linear…
在一个高速印刷电路板 (PCB) 中，通孔在降低信号完整性性能方面一直饱受诟病。然而，过孔的使用是不可避免的。在标准的电路板上，元器件被放置在顶层，而差分对的走线在内层。内层的电磁辐射和对与对之间的串扰较低。必须使用过孔将电路板平面上的组件与内层相连。
幸运的是，可设计出一种透明的过孔来最大限度地减少对性能的影响。在这篇博客中，我将讨论以下内容：
让我们从检查简单过孔中将顶部传输线与内层相连的元件开始。图1是显示过孔结构的3D图。有四个基本元件：信号过孔、过孔残桩、过孔焊盘和隔离盘。
过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。信号过孔连接不同层上的传输线。过孔残桩是过孔上未使用的部分。过孔焊盘是圆环状垫片，它们将过孔连接至顶部或内部传输线。隔离盘是每个电源或接地层内的环形空隙，以防止到电源和接地层的短路…
对于速度的渴求始终在增长，传输速率每隔几年就会加倍。这一趋势在诸如计算、SAS和SATA存储方面的PCIe以及云计算中的千兆以太网等很多现代通信系统中很普遍。信息革命对通过传输介质传送数据提出了巨大挑战。目前的传输介质仍然依赖于铜线，数据链路中的信号速率可以达到大于25Gbps，并且端口吞吐量可以大于100Gbps。
这些串行数据传输设计使用差分信号的方式，通过被称为差分对的一对铜线来传送数据。A线路和B线路内的信号是等振幅、反相位高速脉冲。差分信号在很多电路上有使用，比如LVDS，CML和PECL等等。
传送一个理想的串行比特流
串行比特流是通过一个差分对传播的差分信号。如图1所示，差分信号的预计到达时间是一样的，这样的话，它们在接收端上保持差分信号的属性（等振幅、反相位）。一个接收器被用来恢复信号，然后正确地采样和恢复数据，从而实现无误差数据传输。
图1：理想差分对的电气属性
对于差分对的要求
一个良好设计差分对是成功进行高速数据传输的关键因素…
一、引言
随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析，为此类设计提供参考。
二、问题分析
在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch QFN封装的尺寸标注图。
图一 0.5 pitch QFN封装尺寸标注图
图二是一个使用0.5mm pitch QFN封装的典型的1.6mm…
