<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>CMOS放大器和JFET放大器的输入偏置电流</title><link>/blogs_/b/analogwire/posts/cmos-jfet</link><description>作者: TI 专家 Bruce Trump 翻译: TI信号链工程师 David Zhao (赵大伟) 
 由于具有较低的偏置电流，人们经常选用CMOS和JFET运算放大器。然而你应该意识到，这个事实还与很多其它的原因相关。 
 CMOS晶体管的栅极 (CMOS运算放大器的输入端)有极低的输入电流。必须设计附加的电路来对脆弱的栅极进行ESD和EOS保护。这些附加的电路是输入偏置电流的主要来源。这些保护电路一般都通过在电源轨之间接入钳位二极管来实现。图1a中的 OPA320 就是一个例子。这些二极管会存在大约几皮安的漏电流</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator></channel></rss>