控制板级时钟分配期间出现的 EMI

回复:控制板级时钟分配期间出现的 EMI

yong luo — Fri, 06 Jun 2014 03:22:01 GMT

大多数情况下，较好的去耦和精心的布局比屏蔽方法更能减少传导性 EMI。还有一个需要注意的，时钟芯片下面尽量不要走线，时钟会对他们干扰，要求高的时候给时钟一个完整的地平面，并将时钟地与其他地用电感或磁珠连接也是有必要的

回复:控制板级时钟分配期间出现的 EMI

user1382630 — Sat, 01 Mar 2014 11:47:34 GMT

一般在设计电路时都会遵循这个基本原则，就是让接地返回路径短一些，并最小化信号环路。使用较短的过孔组件线。尽可能地靠近 PCB 贴装组件，并将与时钟线迹相关的所有组件都靠近放置在一起。但是很少使用差分时钟信号。

之前一个电路设计时遇到11.0592Mhz的时钟奇次倍频超标，当时是双层电路板，后来整改改版设计时就采用4层电路板，专用的内地层和电源层解决了问题。

回复:控制板级时钟分配期间出现的 EMI

Bob Zheng1 — Sat, 08 Feb 2014 03:41:50 GMT

其实liu xinran 所谓的“回路断开”也是“精心布局”的一种，但降低EMI不仅是一个硬件设计的好习惯，也是减少错误的必要细节，实际应用中，EMI有时候也会影响电路运行。

回复:控制板级时钟分配期间出现的 EMI

Kai Hu2 — Fri, 07 Feb 2014 09:45:46 GMT

受益匪浅

回复:控制板级时钟分配期间出现的 EMI

Susan Wang — Fri, 07 Feb 2014 07:21:29 GMT

降低EMI 方法的选择涉及应用、时钟频率和成本/性能考虑等诸多方面；大多数情况下，较好的去耦和精心的布局比屏蔽方法更能减少传导性 EMI。

回复:控制板级时钟分配期间出现的 EMI

Bob Zheng1 — Fri, 07 Feb 2014 05:32:47 GMT

原来如此

回复:控制板级时钟分配期间出现的 EMI

lei duan — Mon, 20 Jan 2014 15:51:12 GMT

看完文章，受益匪浅！！在布局方面的原则和方法见解独到，使用扩频时钟还是比较新颖的，值得学习，要仔细阅读一下参考文献！！

回复:控制板级时钟分配期间出现的 EMI

kailiang zhang — Mon, 20 Jan 2014 14:53:41 GMT

讲得都是硬件工程师在设计PCB时减小EMI常用的方法，去耦除了在有源器件连接电源和地时要用到，在电路的输入电源端也要使用去耦电路，还有就是无线充电接收芯片如bq51013a虽然是无源的，但是由于要接收能量，所以接收芯片也是要使用去耦电路的。此外，差分电路消除EMI还是不错的方法，比如CC2530的射频信号输出端和bq500211的发射输出端都采用了差分信号，经过项目的实际测试，确实差分电路在消除EMI方面起到了很大的作用。

回复:控制板级时钟分配期间出现的 EMI

yang li3 — Fri, 17 Jan 2014 13:02:13 GMT

最近刚好再看信号完整性分析这本书。看了这个博文，觉得和之前看的内容有些许相似之处。不过书上可以讲得更详细些。

屏蔽一般是一个做为辅助用的手段，真正减少EMI，不能简单靠这种方法，但这种方法会很有效，做过电子设计竞赛的应该都知道些，而且现在很多路由器的PCB板上就会给芯片加上屏蔽壳，证明这种方法还是很有效的；布局有很多的讲究，PCB层数，电源层、地层、信号层的相对位置，去耦电容的摆放，数值的选取，不同平面的切割、对板上阻抗的仿真估算等等，细节性的比如去耦电容的返回电流的回路，过孔的打孔方法，旁边是否应该有去耦电容等等都会影响EMI。EMI是一个很复杂的问题，需要综合各方面的问题来考虑。

回复:控制板级时钟分配期间出现的 EMI

lai en — Wed, 15 Jan 2014 04:48:46 GMT

没有做过太过频率的板子，但是就我所用的MSP430系列单片机而言，做板子的时候

都是① 晶振周围大面积覆铜打过孔，任何芯片电源输入一个钽电容一个104，特殊的

特殊的ADC部分都是用的精密器件，即是电阻电容也很重要

回复:控制板级时钟分配期间出现的 EMI

le anught — Sun, 12 Jan 2014 12:25:32 GMT

通过该文章可以看出：屏蔽、去耦、精心布局，以及改变时钟源特性这些方法的作用控制时钟引起 EMI

以及简单的实现过程并对这些方法进行简单介绍

当然这些方法都有些弊端；好的设计布局是很重要的

回复:控制板级时钟分配期间出现的 EMI

HuaiSheng Lin — Fri, 10 Jan 2014 02:14:32 GMT

对EMI有了更深的了解.

原来还有扩频时钟的方法.屏蔽有点占空间;去耦、精心布局是常用的方法.

支持TI!

回复:控制板级时钟分配期间出现的 EMI

ning gao3 — Thu, 09 Jan 2014 06:43:29 GMT

极好的文章，对EMI的理解更深入一层。

从广义来讲，EMI 是中断、阻碍或者降低电子器件有效性能的所有电磁干扰。其产生的方式有两种：1）通过存在于信号之间的寄生电感/电容，或者通过电源或接地连接的无用耦合，从而产生 EMI；或者2）直接通过电子/磁辐射，即辐射性 EMI。

控制时钟引起 EMI 的一些方法都基于上述两种方式：屏蔽、去耦、精心布局，以及改变时钟源特性。

降低 EMI 方法的选择涉及您的应用、时钟频率和成本/性能考虑等诸多方面。一般而言，它是所有上述方法的综合

回复:控制板级时钟分配期间出现的 EMI

zhu0605 — Sun, 05 Jan 2014 13:29:11 GMT

正如博文所说的那样，平常对于时钟信号的EMI干扰通常在布局布线去耦上做文章，看了本文知道了还有一种使用扩频时钟 (SSC)的方法，此功能被集成到大多数时钟器件中了，平常只管用了，原理方面到没怎么关注，TI的博文很值得一看。

回复:控制板级时钟分配期间出现的 EMI

user3738156 — Tue, 31 Dec 2013 01:51:26 GMT

通过今天对此博文的学习，增长了对EMI的了解，特别是控制时钟引起 EMI 的一些方法都基于上述两种方式：屏蔽、去耦、精心布局，以及改变时钟源特性。谢谢分享！