<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>/blogs_/b/analogwire/posts/51575</link><description>作者：John Johnson，德州仪器 
 
 本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。 
 
 用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。 
 
 
 
 图 1 通信链路 — 抖动组件 
 
 图 1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统（时钟、发送器、通道和接收机</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Fri, 09 May 2014 08:23:07 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>yong luo</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;时钟抖动是一个很重要的因素，同时它也是最难解决的问题，因为时钟抖动是随机的，并且随着温度、器件老化而变化的，因次弄清楚引起时钟抖动的因素，并转换为工程上可以实现的方案就显得尤为重要，从而让高速并行电路成为可能&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Thu, 24 Apr 2014 08:59:29 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>yuanhang niu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响&lt;/p&gt;
&lt;p&gt;随机抖动呈现高斯（随机）分布，并且无边界。&lt;/p&gt;
&lt;p&gt;对于实现传输的有效率，实现链路预算；对总抖动的预算很重要&lt;/p&gt;
&lt;p&gt;品质因数Q越大误码率越低可以说二者相互影响而且系统的选择性越大&lt;/p&gt;
&lt;p&gt;内容简洁，思路清晰，但是又不失体系，值得一读&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Thu, 06 Mar 2014 11:48:41 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>huang long</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;学习了。以前，我在EMC电磁兼容导论课程学习了一些关于高速链路的知识，比较负责，很多计算，比如信号的傅立叶变换。还有一些高速电路的知识，如偶极子，串扰等。刚看了lz的高速链路时钟抖动规范基础知识，很有感悟，楼主高速电路学得不错啊，有空向你请教一些问题。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Fri, 07 Feb 2014 09:31:11 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>Kai Hu2</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;内容简洁，思路清晰，但是又不失体系，值得一读&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Fri, 07 Feb 2014 08:15:35 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>Susan Wang</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;说实在的，对一个搞系统应用的人来说，这个文章的内容过于微观了，不过还是想学习一下，所谓融会贯通，我越发知道了自己所知的不足。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Fri, 07 Feb 2014 03:42:07 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>Bob Zheng1</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;所谓知其然，还要知其所以然就是像这篇文章一样吧。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Sun, 19 Jan 2014 03:52:19 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>tao  xu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;虽然是基础的，但是对于设计中需要考虑，以及以后设计中寻找的问题的考虑项，其实是很重要的。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Wed, 15 Jan 2014 02:28:24 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>user3787132</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;随着数据传输的速率越来越高，许多高速通讯协议中常使用嵌入式时钟的方式，接收信号使用嵌入式时钟来恢复数据，因此时钟抖动直接影响数据吞吐量和通信距离。利用预设误码率和Q 因数来对系统总抖动进行估算。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Mon, 13 Jan 2014 07:29:03 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>Sjtitr</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;关于这个问题，最早遇到的，是在使用各种通信时遇到的误码率的情况。起初对这样的问题根本无法理解——当然，我是软件出身，往往就会认为很多事就像赋值一样，给1就是1，给0就是0。不过硬件毕竟是硬件，硬件有更多和外界环境有关的因素，致使它不够理想。直到现在，也都能够顺利的参考手册上谈到的误码率进行有效设计，不过像这篇文章这样深入探讨预算的还是第一次拜读。受益良深。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Sun, 12 Jan 2014 11:17:18 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>le anught</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响&lt;/p&gt;
&lt;p&gt;随机抖动呈现高斯（随机）分布，并且无边界。&lt;/p&gt;
&lt;p&gt;对于实现传输的有效率，实现链路预算；对总抖动的预算很重要&lt;/p&gt;
&lt;p&gt;品质因数Q越大误码率越低可以说二者相互影响而且系统的选择性越大&lt;/p&gt;
&lt;p&gt;能对我产生作用的量除了这些；还有那些似懂非懂的公式；学习还有待加强&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Sun, 29 Dec 2013 12:54:04 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>zrk7401@163.com</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;时钟抖动，就是指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。除此之外，还有一种由于周期内信号的占空比发生变化而引起的抖动，称之为半周期抖动。总的来说，时钟抖动可以认为在时钟信号本身在传输过程中的一些偶然和不定的变化之总和。本文不但讨论了构成总抖动预算的一些参数，还介绍时钟抖动对高速链路性能的影响。本文重点介绍抖动预算基础。太谢谢TI了！&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Sat, 28 Dec 2013 14:08:48 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>chao lei</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;我觉得写得还不错，虽然有的地方看不太懂，但是是一个很好的方式和方法。觉得真的挺有用，学海无涯啊&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Thu, 26 Dec 2013 12:22:49 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>user3493844</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;原来在超远距离的数据传输中，整体抖动的不只是包括各个子系统的抖动，还包括随机抖动，随机抖动又是无边界的，怎么计算它们的总和，看博主的分析，只能说理解一些，比如涉及统计数学的知识等，比如Q 因数的参数为什么取决于误码率，文中的这些计算公式也很重要，这些公式怎么来的，为什么这样，，，先收藏本文，慢慢消化吧&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Thu, 26 Dec 2013 04:41:18 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>jingjing dong</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;时钟的抖动，应该可以理解为收发双方由于各方面因素的影响而表现出来的时钟误差，无论高速低速，有线无线，异步串行数据通信应该都会遇到这样的问题，就是低速的影响小一些吧。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:时钟抖动解秘—高速链路时钟抖动规范基础知识</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51575</link><pubDate>Wed, 18 Dec 2013 10:07:35 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:0ff9f5f7-d0a6-49fd-9768-8d47d31ddd64</guid><dc:creator>Zhisheng Chen</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;学习了&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51575&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item></channel></rss>