<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>如何最大限度减少线缆设计中的串扰</title><link>/blogs_/b/analogwire/posts/51614</link><description>作者：Collin Wells 德州仪器 
 最近在做一个项目时，我不得不对几组电子电线进行重新布线，让它们远离越野车的发电机，因为电容耦合产生的噪声可从发电机进入电线。这个项目让我想起了在通过电线、带状线缆或板对板连接器路由相互之间相邻信号时所遇到的类似情况。 
 正如采用绝缘体隔离的任何其它导体一样，任何相邻布线的两条电线都会在其之间产生电容。根据所用的线规和绝缘体材料，大部分标准带状线缆及电线会在电线之间产生 10 至 50 pF/ft 的电容，如下图 1 所示。 
 
 图 1.</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Tue, 22 Apr 2014 11:54:05 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>大明湖畔的猫</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;减少串扰：1,增加信号路径之间的间距，一般间距为线宽的3倍以上，串扰可以减少70%以上使耦合长度尽量短，越长影响越大2,减小信号路径的特性阻抗3,使用介电常数较低的叠层。暂时了解的就这么多设计线缆、电线以及 PCB 路由设计方案时要注意杂散电容耦合的影响。4,在需要较长线缆的应用中，应选择电容较低的线缆，并通常需要在两个可能相互耦合的信号间加入一个或多个 ac GND 信号&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Wed, 09 Apr 2014 01:54:52 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>mmuuss586</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;电缆是比较重要。除了你上面说的，个人补充下，如有错误请指正：&lt;/p&gt;
&lt;p&gt;1、接插件的选取，线和PCB设计再好，接插件不好，会从接插件接点处引入干扰；&lt;/p&gt;
&lt;p&gt;2、尽量缩短电缆的长度；&lt;/p&gt;
&lt;p&gt;3、最好加屏蔽；&lt;/p&gt;
&lt;p&gt;4、电缆接头的制作，最好使用专用的工具，接头处容易引入干扰；&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Tue, 11 Mar 2014 05:51:48 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>Yujing Wu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;导线引起的通讯不畅也遇到过，特别是距离交流电比较近时，外露的线束尽量用金属编制网加屏蔽，最好用屏蔽线。现在做设计时需要外引的数字信号基本都是用差分线，如RS485或以太网，抗干扰能力还是还是很强的；模拟信号如作者所说，基本都是一根信号加一根地线。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Fri, 21 Feb 2014 10:10:04 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>yuanhang niu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;解决串扰的最好办法就是设法屏蔽它，因为参考点怎么选，最后还是会有电容存在的，尽可能减小的话就只有增大间距使耦合长度尽量短，严格遵守PCB的布局布线规约呗，什么3W法则之类的，在安全可靠的基础上最大限度的减少线间距，总之鱼和熊掌不可兼得不过这样一来，所以应该权衡利弊吧。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Sat, 15 Feb 2014 10:06:03 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>rujun yang</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;一般低频设计中不太考虑串扰的问题，在进行高频设计时就要格外的用心了，没别的办法，严格遵守PCB的布局布线规约呗，什么3W法则之类的，在安全可靠的基础上最大限度的减少线间距，总之鱼和熊掌不可兼得，有时候如果空间足够，成本要求不高的时候可以适当加入一些共模电感之类的&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Mon, 10 Feb 2014 07:40:34 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>zhangbo li</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;信号线间的相互干扰主要会引起信号延迟、噪声耦合或瞬态电压，其表现形式就是以电容的形式引起信号线中高低电平的变化，从而造成通讯的准确性降低；在信号线之间增加地线的办法是非常好的，这就是说让信号线都同时对地产生一个对地电容的，但是相对之间该电容的影响就可以忽略不计的了。。&lt;/p&gt;
&lt;p&gt;像RS485总线通讯就是很好的例子，，该通讯时就是需要做一个信号隔离处理，其机理同上边是一致的&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Mon, 27 Jan 2014 07:46:37 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>guojin zhang</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;解决串扰的最好办法就是屏蔽它，因为参考点怎么选，最后还是会有电容存在的，尽可能减小的话就只有&lt;/p&gt;
&lt;p&gt;增大两线的间距，不过这样一来，板子的利用率就会降下来，所以应该权衡利弊吧。此贴是在联系实际工程背景下&lt;/p&gt;
&lt;p&gt;写出的，对我们很有指导意义。&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Sat, 25 Jan 2014 09:21:11 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>weicheng li</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;在设计线缆、电线以及 PCB 路由设计方案时要注意杂散电容耦合的影响。在需要较长线缆的应用中，应选择电容较低的线缆，并通常需要在两个可能相互耦合的信号间加入一个或多个 ac GND 信号。&lt;/p&gt;
&lt;p&gt;有些疑问？电容较低的电缆该如何确定，如何定义，如何选择，还有这种电缆是通直流还是交流的？寄生的电容是要滤什么波的，是差模还是共模那？&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Sat, 25 Jan 2014 01:48:31 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>jinrui liu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;EMI个非常令人头疼，却又是每个工程师是不得不面对的问题，在这方面，理论性的系统性的只是尚不够完善，很多问题都是依靠工程师已有的技术经验解决，或者直接采用屏蔽等非常手段，建议同时也希望德州仪器能在这方面做出傲人的成绩，静候佳音！&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Sat, 25 Jan 2014 01:18:42 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>xiang zhao1</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;这种方式和多层pcb设计同理，用电源或地层达到屏蔽作用，但是线缆还可以考虑自身的屏蔽能力，如使用带有屏蔽设计的线缆等。图中的GND电缆不知道是什么意思，同样的电缆接地？如果是这样，为什么不换用屏蔽电缆呢？&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item><item><title>回复:如何最大限度减少线缆设计中的串扰</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/51614</link><pubDate>Sat, 25 Jan 2014 00:45:18 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:f1c84e81-26ff-4837-a0b5-b7fe655ab0bb</guid><dc:creator>wenya wu</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;以往的经验，减少串扰有几种办法：1，增加信号路径之间的间距，一般间距为线宽的3倍以上，串扰可以减少70%以上；2，使耦合长度尽量短，越长影响越大；3，减小信号路径的特性阻抗；4，使用介电常数较低的叠层。暂时了解的就这么多，本帖对串扰进行如此紧密的试验而得出的结论是我们值得学习和借鉴的&lt;/p&gt;
&lt;img src="https://e2echina.ti.com/aggbug?PostID=51614&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item></channel></rss>