<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>定时决定一切：抖动技术规范</title><link>/blogs_/b/analogwire/posts/51818</link><description>作者： Gabe Ayala 
 
 欢迎继续关注 《定时决定一切》 系列文章！上次我们探讨了 对 PLL 环路滤波器响应的理解 。今天，我将帮助您了解如何更好地理解各种抖动技术规范。 随着高速应用中的定时要求日趋严格，对各种抖动技术规范的更深入理解现已变得非常重要。从 10Gb 以太网网络到 PCIe 等高速互联技术，链路中所暗含的稳健性都与降低定时裕度密切相关。 
 简言之，抖动就是信号边沿与理想值或理想间隔的偏差。使用一个周期信号作为理想参考值，可在下图中更准确地描述系统中带噪音成分的真实信号</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator></channel></rss>