<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>如何构建您的JESD204B 链路</title><link>/blogs_/b/analogwire/posts/how-to-bring-up-your-jesd204b-link</link><description>作者： Ken C 
 在上篇博客《 理解JESD204B协议 》中，我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要，它们是：代码组同步 (CGS)、初始信道对齐序列 (ILAS) 和用户数据。今天我将探讨在 TX 与 RX 之间必然会出现的信号发送技术，完成构建有效链路所需的必要步骤。 
 假设您已经在 TX 与 RX 之间建立了所需的电气连接，如图 1 所示。请注意图中箭头表示信号方向。 
 
 图</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator><item><title>回复:如何构建您的JESD204B 链路</title><link>https://e2echina.ti.com/blogs_/b/analogwire/posts/how-to-bring-up-your-jesd204b-link</link><pubDate>Fri, 14 Jul 2023 01:50:46 GMT</pubDate><guid isPermaLink="false">91561404-af28-475a-b96b-cb6cbaadd097:26c73e05-18f4-421e-9d2b-0c9d30469206</guid><dc:creator>基源 夏</dc:creator><slash:comments>0</slash:comments><description>&lt;p&gt;请问一下，关于步骤g中提到的RX端的能接收ILAS序列中A字符的弹性缓冲器是怎么理解的？&lt;/p&gt;&lt;img src="https://e2echina.ti.com/aggbug?PostID=51826&amp;AppID=102&amp;AppType=Weblog&amp;ContentType=0" width="1" height="1"&gt;</description></item></channel></rss>