<?xml-stylesheet type="text/xsl" href="https://e2echina.ti.com/cfs-file/__key/system/syndication/rss.xsl" media="screen"?><rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/" xmlns:wfw="http://wellformedweb.org/CommentAPI/"><channel><title>使用并行输出的解串器分解SerDes系统中的各类信号</title><link>/blogs_/b/behindthewheel/posts/serdes</link><description>Other Parts Discussed in Post: DS90UB926Q-Q1 , FLINK3V8BT-85 , DS90CF386 作者：Frank Qin 
 问题背景： 
 在IVI系统中，SoC-串行器-解串器-屏幕的链路中存在很多的干扰及未知因素。尤其是当下各类芯片基本都没有提供各类信号的并行输出，导致难以在串行链路中的各个点位分别抓取我们希望得到的数字信号，从而导致在整个系统出现不稳定或者时钟及脉冲信号不匹配时，我们无从下手去找到不匹配的点。 
 解决思路： 
 如果可以把串行信号或者</description><dc:language>zh-CN</dc:language><generator>Telligent Community 13</generator></channel></rss>