------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, firstTransferRemainder, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  1(TIDL_DataConvertLayer) [1, 1] --[3 x 512 x  512] => [3 x 512 x  512] *** [3] ***[ COL] ***[0, 0, 0, 87552, 262144]**** [9], [0],[9] -[0 ]---
  IN: DDR, DMA,  40000(262144),  40000(262144),    3(    3),  c0400( 787456),   0,        0 ||||  L2, DMA,  2ac00(175104),  2ac00(175104),    1(    1),  2ac00( 175104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  80000(524288),  80000(524288),    3(    3), 180000(1572864),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  2(TIDL_ConvolutionLayer) [2, 2] --[3 x 512 x  512] => [32 x 256 x  256] *** [3] ***[ROW_C] ***[1024, 1024, 0, 14336, 524288]**** [37], [1],[37] -[1 ]---
  IN:MSMC, DMA,  80000(524288),  80000(524288),    3(    3), 180000(1572864),   0,        0 ||||  L2, DMA,   8000( 32768),   8000( 32768),    3(    3),  20080( 131200),   0,        0 
 OUT:MSMC, CPU,    e40(  3648),    e00(  3584),   20(   32),  39000( 233472),   0,   180800 |||| DDR, DMA,  20f40(134976),  20000(131072),   20(   32), 41ec00(4320256),   0,        0 
  WT:DDR_PERSIST, DMA,     36(    54),     36(    54),   20(   32),    800(   2048),   0,        0 ||||MSMC, DMA,     36(    54),     36(    54),   20(   32),    800(   2048),   0,   180000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  3(TIDL_ConvolutionLayer) [3, 3] --[32 x 256 x  256] => [32 x 256 x  256] *** [1] ***[ COL] ***[1024, 0, 0, 65536, 131072]**** [64], [64],[64] -[2 ]---
  IN: DDR, DMA,  20f40(134976),  20000(131072),   20(   32), 41ec00(4320256),   0,        0 ||||  L2, DMA,  20c00(134144),  20c00(134144),    1(    1),  20c00( 134144),   0,        0 
 OUT:MSMC, CPU,  10440( 66624),  10000( 65536),    2(    2),  20880( 133248),   0,     2d00 |||| DDR, DMA,  30cc0(199872),  20000(131072),   20(   32), 619c00(6396928),   0,   41ec00 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  240(  576),   2d00(  11520),   0,      800 ||||MSMC, DMA,     14(    20),     14(    20),   c0(  192),   2d00(  11520),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(TIDL_ConvolutionLayer) [4, 4] --[32 x 256 x  256] => [16 x 256 x  256] *** [32] ***[ROW_C] ***[0, 0, 0, 2048, 131072]**** [64], [1],[64] -[3 ]---
  IN: DDR, DMA,  30cc0(199872),  20000(131072),   20(   32), 619c00(6396928),   0,   41ec00 ||||  L2, DMA,   1000(  4096),   1000(  4096),   20(   32),  21080( 135296),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),   10(   16),  10800(  67584),   0,      480 |||| DDR, DMA,  21000(135168),  20000(131072),   10(   16), 210400(2163712),   0,   c40c00 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   10(   16),    480(   1152),   0,     3500 ||||MSMC, DMA,     40(    64),     40(    64),   10(   16),    480(   1152),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(TIDL_ConvolutionLayer) [5, 5] --[16 x 256 x  256] => [96 x 256 x  256] *** [16] ***[ROW_L] ***[0, 0, 0, 2624, 131072]**** [50], [1],[50] -[4 ]---
  IN: DDR, DMA,  21000(135168),  20000(131072),   10(   16), 210400(2163712),   0,   c40c00 ||||  L2, DMA,   14c0(  5312),   14c0(  5312),   10(   16),  33880( 211072),   0,        0 
 OUT:MSMC, CPU,    a40(  2624),    a40(  2624),   60(   96),  7b000( 503808),   0,      f00 |||| DDR, DMA,  20ac0(133824),  20000(131072),   60(   96), c40c00(12848128),   0,        0 
  WT:DDR_PERSIST, DMA,     20(    32),     20(    32),   60(   96),    f00(   3840),   0,     3980 ||||MSMC, DMA,     20(    32),     20(    32),   60(   96),    f00(   3840),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  6(TIDL_ConvolutionLayer) [6, 6] --[96 x 256 x  256] => [96 x 128 x  128] *** [1] ***[ COL] ***[512, 0, 0, 65536, 131072]**** [192], [192],[192] -[5 ]---
  IN: DDR, DMA,  20ac0(133824),  20000(131072),   60(   96), c40c00(12848128),   0,        0 ||||  L2, DMA,  20800(133120),  20800(133120),    1(    1),  20800( 133120),   0,        0 
 OUT:MSMC, CPU,   4140( 16704),   4000( 16384),    2(    2),   8280(  33408),   0,     8700 |||| DDR, DMA,   c3c0( 50112),   8000( 32768),   60(   96), 496c00(4811776),   0,   c40c00 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  6c0( 1728),   8700(  34560),   0,     4880 ||||MSMC, DMA,     14(    20),     14(    20),  240(  576),   8700(  34560),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  7(TIDL_ConvolutionLayer) [7, 7] --[96 x 128 x  128] => [24 x 128 x  128] *** [96] ***[ROW_C] ***[0, 0, 0, 1024, 32768]**** [32], [1],[32] -[6 ]---
  IN: DDR, DMA,   c3c0( 50112),   8000( 32768),   60(   96), 496c00(4811776),   0,   c40c00 ||||  L2, DMA,    800(  2048),    800(  2048),   60(   96),  30880( 198784),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),   18(   24),   1300(   4864),   0,     cf80 ||||MSMC, DMA,     c0(   192),     c0(   192),   18(   24),   1300(   4864),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  8(TIDL_ConvolutionLayer) [8, 8] --[24 x 128 x  128] => [144 x 128 x  128] *** [24] ***[ROW_L] ***[0, 0, 0, 1728, 32768]**** [19], [1],[19] -[7 ]---
  IN:MSMC, DMA,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   18(   24),  1bd00( 113920),   0,        0 
 OUT:MSMC, CPU,    6c0(  1728),    6c0(  1728),   90(  144),  79800( 497664),   0,    c2580 |||| DDR, DMA,   8700( 34560),   8000( 32768),   90(  144), 4bf400(4977664),   0,        0 
  WT:DDR_PERSIST, DMA,     30(    48),     30(    48),   90(  144),   1f80(   8064),   0,     e280 ||||MSMC, DMA,     30(    48),     30(    48),   90(  144),   1f80(   8064),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  9(TIDL_ConvolutionLayer) [9, 9] --[144 x 128 x  128] => [144 x 128 x  128] *** [1] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [48], [1],[48] -[8 ]---
  IN: DDR, DMA,   8700( 34560),   8000( 32768),   90(  144), 4bf400(4977664),   0,        0 ||||  L2, DMA,   8000( 32768),   8000( 32768),    6(    6),  30080( 196736),   0,        0 
 OUT:MSMC, CPU,   8040( 32832),   8000( 32768),    6(    6),  30180( 196992),   0,    c4980 |||| DDR, DMA,   8000( 32768),   8000( 32768),   90(  144), 480400(4719616),   0,   4bf400 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  360(  864),   4380(  17280),   0,    10200 ||||MSMC, DMA,     14(    20),     14(    20),  360(  864),   4380(  17280),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(TIDL_ConvolutionLayer) [10, 10] --[144 x 128 x  128] => [24 x 128 x  128] *** [144] ***[ROW_L] ***[0, 0, 0, 672, 32768]**** [49], [1],[49] -[9 ]---
  IN: DDR, DMA,   8000( 32768),   8000( 32768),   90(  144), 480400(4719616),   0,   4bf400 ||||  L2, DMA,    540(  1344),    540(  1344),   90(  144),  37000( 225280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,    c2500 
  WT:DDR_PERSIST, DMA,    120(   288),    120(   288),   18(   24),   1c00(   7168),   0,    14580 ||||MSMC, DMA,    140(   320),    120(   288),   18(   24),   1f00(   7936),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(TIDL_EltWiseLayer) [11, 11] --[48 x 128 x  128] => [24 x 128 x  128] *** [48] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [24], [0],[24] -[7 10 ]---
  IN:MSMC, DMA,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 ||||  L2, DMA,   8080( 32896),   8080( 32896),    2(    2),  20200( 131584),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(TIDL_ConvolutionLayer) [12, 13] --[24 x 128 x  128] => [48 x 128 x  128] *** [24] ***[ROW_L] ***[0, 0, 0, 4192, 32768]**** [8], [1],[8] -[11 ]---
  IN:MSMC, DMA,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 ||||  L2, DMA,   20c0(  8384),   20c0(  8384),   18(   24),  37500( 226560),   0,        0 
 OUT:MSMC, CPU,   10c0(  4288),   1060(  4192),   30(   48),  64800( 411648),   0,    c1080 |||| DDR, DMA,   96c0( 38592),   8000( 32768),   30(   48), 1c4800(1853440),   0,        0 
  WT:DDR_PERSIST, DMA,     30(    48),     30(    48),   30(   48),    a80(   2688),   0,    16180 ||||MSMC, DMA,     30(    48),     30(    48),   30(   48),    a80(   2688),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(TIDL_ConvolutionLayer) [13, 12] --[24 x 128 x  128] => [144 x 128 x  128] *** [24] ***[ROW_L] ***[0, 0, 0, 1728, 32768]**** [19], [1],[19] -[11 ]---
  IN:MSMC, DMA,   8040( 32832),   8000( 32768),   18(   24),  c0600( 787968),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   18(   24),  1bd00( 113920),   0,        0 
 OUT:MSMC, CPU,    6c0(  1728),    6c0(  1728),   90(  144),  79800( 497664),   0,    c2580 |||| DDR, DMA,   8700( 34560),   8000( 32768),   90(  144), 4bf400(4977664),   0,   1c4800 
  WT:DDR_PERSIST, DMA,     30(    48),     30(    48),   90(  144),   1f80(   8064),   0,    16c00 ||||MSMC, DMA,     30(    48),     30(    48),   90(  144),   1f80(   8064),   0,    c0600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  14(TIDL_ConvolutionLayer) [14, 14] --[144 x 128 x  128] => [144 x 64 x  64] *** [1] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [72], [1],[72] -[12 ]---
  IN: DDR, DMA,   8700( 34560),   8000( 32768),   90(  144), 4bf400(4977664),   0,   1c4800 ||||  L2, DMA,   8000( 32768),   8000( 32768),    4(    4),  20080( 131200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   90(  144), 122400(1188864),   0,     8100 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  360(  864),   4380(  17280),   0,    18b80 ||||MSMC, DMA,     14(    20),     14(    20),  360(  864),   4380(  17280),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  15(TIDL_ConvolutionLayer) [15, 15] --[144 x 64 x  64] => [32 x 64 x  64] *** [144] ***[ROW_L] ***[0, 0, 0, 736, 8192]**** [12], [1],[12] -[14 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   90(  144), 122400(1188864),   0,     8100 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),   90(  144),  35980( 219520),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 
  WT:DDR_PERSIST, DMA,    120(   288),    120(   288),   20(   32),   2500(   9472),   0,    1cf00 ||||MSMC, DMA,    140(   320),    120(   288),   20(   32),   2900(  10496),   0,   12a500 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  16(TIDL_ConvolutionLayer) [16, 16] --[32 x 64 x  64] => [192 x 64 x  64] *** [32] ***[ROW_L] ***[0, 0, 0, 3488, 8192]**** [3], [1],[3] -[15 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   20(   32),  37680( 226944),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    40800 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,    1f400 ||||MSMC, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,   1c3800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  17(TIDL_ConvolutionLayer) [17, 17] --[192 x 64 x  64] => [192 x 64 x  64] *** [1] ***[ COL] ***[0, 0, 0, 8192, 8192]**** [48], [1],[48] -[16 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    40800 ||||  L2, DMA,   2000(  8192),   2000(  8192),    8(    8),  10080(  65664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    40800 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,    22a00 ||||MSMC, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,   1c3800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  18(TIDL_ConvolutionLayer) [18, 18] --[192 x 64 x  64] => [32 x 64 x  64] *** [192] ***[ROW_L] ***[0, 0, 0, 544, 8192]**** [16], [1],[16] -[17 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    40800 ||||  L2, DMA,    440(  1088),    440(  1088),   c0(  192),  34e80( 216704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,    40800 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),   20(   32),   3100(  12544),   0,    28400 ||||MSMC, DMA,    1c0(   448),    180(   384),   20(   32),   3900(  14592),   0,   1c3800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  19(TIDL_EltWiseLayer) [19, 19] --[64 x 64 x  64] => [32 x 64 x  64] *** [64] ***[ COL] ***[0, 0, 0, 8192, 8192]**** [8], [0],[8] -[15 18 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 ||||  L2, DMA,   2040(  8256),   2040(  8256),    8(    8),  20400( 132096),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  20(TIDL_ConvolutionLayer) [20, 20] --[32 x 64 x  64] => [192 x 64 x  64] *** [32] ***[ROW_L] ***[0, 0, 0, 3488, 8192]**** [3], [1],[3] -[19 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   20(   32),  37680( 226944),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    46200 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,    2b500 ||||MSMC, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,    40800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  21(TIDL_ConvolutionLayer) [21, 21] --[192 x 64 x  64] => [192 x 64 x  64] *** [1] ***[ COL] ***[0, 0, 0, 8192, 8192]**** [48], [1],[48] -[20 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    46200 ||||  L2, DMA,   2000(  8192),   2000(  8192),    8(    8),  10080(  65664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    46200 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,    2eb00 ||||MSMC, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,    40800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  22(TIDL_ConvolutionLayer) [22, 22] --[192 x 64 x  64] => [32 x 64 x  64] *** [192] ***[ROW_L] ***[0, 0, 0, 544, 8192]**** [16], [1],[16] -[21 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,    46200 ||||  L2, DMA,    440(  1088),    440(  1088),   c0(  192),  34e80( 216704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,    46200 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),   20(   32),   3100(  12544),   0,    34500 ||||MSMC, DMA,    1c0(   448),    180(   384),   20(   32),   3900(  14592),   0,    40800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  23(TIDL_EltWiseLayer) [23, 23] --[64 x 64 x  64] => [32 x 64 x  64] *** [64] ***[ COL] ***[0, 0, 0, 8192, 8192]**** [8], [0],[8] -[19 22 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 ||||  L2, DMA,   2040(  8256),   2040(  8256),    8(    8),  20400( 132096),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  24(TIDL_ConvolutionLayer) [24, 24] --[32 x 64 x  64] => [192 x 64 x  64] *** [32] ***[ROW_L] ***[0, 0, 0, 3488, 8192]**** [3], [1],[3] -[23 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   20(   32),  40800( 264192),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   20(   32),  37680( 226944),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,        0 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,    37600 ||||MSMC, DMA,     40(    64),     40(    64),   c0(  192),   3600(  13824),   0,   183000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(TIDL_ConvolutionLayer) [25, 25] --[192 x 64 x  64] => [192 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 8192, 8192]**** [16], [1],[16] -[24 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   c0(  192), 183000(1585152),   0,        0 ||||  L2, DMA,   2000(  8192),   2000(  8192),   18(   24),  30080( 196736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   c0(  192),  63000( 405504),   0,        0 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,    3ac00 ||||MSMC, DMA,     14(    20),     14(    20),  480( 1152),   5a00(  23040),   0,   183000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  26(TIDL_ConvolutionLayer) [26, 26] --[192 x 32 x  32] => [64 x 32 x  32] *** [192] ***[ROW_L] ***[0, 0, 0, 544, 2048]**** [4], [1],[4] -[25 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   c0(  192),  63000( 405504),   0,        0 ||||  L2, DMA,    440(  1088),    440(  1088),   c0(  192),  33500( 210176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),   40(   64),   6200(  25088),   0,    40600 ||||MSMC, DMA,    1c0(   448),    180(   384),   40(   64),   7200(  29184),   0,    63000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(TIDL_ConvolutionLayer) [27, 27] --[64 x 32 x  32] => [384 x 32 x  32] *** [64] ***[ROW_L] ***[0, 0, 0, 1760, 2048]**** [2], [1],[2] -[26 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),  180(  384),   cc00(  52224),   0,    46800 ||||MSMC, DMA,     c0(   192),     80(   128),  180(  384),  12c00(  76800),   0,    21000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  28(TIDL_ConvolutionLayer) [28, 28] --[384 x 32 x  32] => [384 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [96], [1],[96] -[27 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    53400 ||||MSMC, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    f9c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  29(TIDL_ConvolutionLayer) [29, 29] --[384 x 32 x  32] => [64 x 32 x  32] *** [384] ***[ROW_L] ***[0, 0, 0, 288, 2048]**** [8], [1],[8] -[28 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    21000 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   40(   64),   c200(  49664),   0,    5e800 ||||MSMC, DMA,    340(   832),    300(   768),   40(   64),   d200(  53760),   0,    e7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  30(TIDL_EltWiseLayer) [30, 30] --[128 x 32 x  32] => [64 x 32 x  32] *** [128] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [4], [0],[4] -[26 29 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),   20(   32),  21000( 135168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  31(TIDL_ConvolutionLayer) [31, 31] --[64 x 32 x  32] => [384 x 32 x  32] *** [64] ***[ROW_L] ***[0, 0, 0, 1760, 2048]**** [2], [1],[2] -[30 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),  180(  384),   cc00(  52224),   0,    6aa00 ||||MSMC, DMA,     c0(   192),     80(   128),  180(  384),  12c00(  76800),   0,    21000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  32(TIDL_ConvolutionLayer) [32, 32] --[384 x 32 x  32] => [384 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [96], [1],[96] -[31 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    77600 ||||MSMC, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    f9c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  33(TIDL_ConvolutionLayer) [33, 33] --[384 x 32 x  32] => [64 x 32 x  32] *** [384] ***[ROW_L] ***[0, 0, 0, 288, 2048]**** [8], [1],[8] -[32 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    21000 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   40(   64),   c200(  49664),   0,    82a00 ||||MSMC, DMA,    340(   832),    300(   768),   40(   64),   d200(  53760),   0,    e7000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  34(TIDL_EltWiseLayer) [34, 34] --[128 x 32 x  32] => [64 x 32 x  32] *** [128] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [4], [0],[4] -[30 33 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),   20(   32),  21000( 135168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  35(TIDL_ConvolutionLayer) [35, 35] --[64 x 32 x  32] => [384 x 32 x  32] *** [64] ***[ROW_L] ***[0, 0, 0, 1760, 2048]**** [2], [1],[2] -[34 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),  180(  384),   cc00(  52224),   0,    8ec00 ||||MSMC, DMA,     c0(   192),     80(   128),  180(  384),  12c00(  76800),   0,    21000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  36(TIDL_ConvolutionLayer) [36, 36] --[384 x 32 x  32] => [384 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [96], [1],[96] -[35 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    33c00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    9b800 ||||MSMC, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    f9c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  37(TIDL_ConvolutionLayer) [37, 37] --[384 x 32 x  32] => [64 x 32 x  32] *** [384] ***[ROW_L] ***[0, 0, 0, 288, 2048]**** [8], [1],[8] -[36 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    21000 ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    21000 
  WT:DDR_PERSIST, DMA_ONCE,    300(   768),    300(   768),   40(   64),   c200(  49664),   0,    a6c00 ||||MSMC, DMA_ONCE,    340(   832),    300(   768),   40(   64),   d200(  53760),   0,   1e4800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  38(TIDL_EltWiseLayer) [38, 38] --[128 x 32 x  32] => [64 x 32 x  32] *** [128] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [4], [0],[4] -[34 37 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),   20(   32),  21000( 135168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    42300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(TIDL_ConvolutionLayer) [39, 39] --[64 x 32 x  32] => [384 x 32 x  32] *** [64] ***[ROW_L] ***[0, 0, 0, 1760, 2048]**** [2], [1],[2] -[38 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    42300 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    12c00 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),  180(  384),   cc00(  52224),   0,    b2e00 ||||MSMC, DMA,     c0(   192),     80(   128),  180(  384),  12c00(  76800),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  40(TIDL_ConvolutionLayer) [40, 40] --[384 x 32 x  32] => [384 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [96], [1],[96] -[39 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,    12c00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,        0 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    bfa00 ||||MSMC, DMA,     14(    20),     14(    20),  900( 2304),   b400(  46080),   0,    d8c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(TIDL_ConvolutionLayer) [41, 41] --[384 x 32 x  32] => [96 x 32 x  32] *** [384] ***[ROW_L] ***[0, 0, 0, 288, 2048]**** [8], [1],[8] -[40 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  180(  384),  c6000( 811008),   0,        0 ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   60(   96),  12300(  74496),   0,    cae00 ||||MSMC, DMA,    340(   832),    300(   768),   60(   96),  13b00(  80640),   0,    c6000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  42(TIDL_ConvolutionLayer) [42, 42] --[96 x 32 x  32] => [576 x 32 x  32] *** [96] ***[ROW_L] ***[0, 0, 0, 1120, 2048]**** [2], [1],[2] -[41 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   60(   96),  34880( 215168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    4da00 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,    dd100 ||||MSMC, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,    31800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  43(TIDL_ConvolutionLayer) [43, 43] --[576 x 32 x  32] => [576 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [144], [1],[144] -[42 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    4da00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    31800 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,    f9300 ||||MSMC, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,   176a00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  44(TIDL_ConvolutionLayer) [44, 44] --[576 x 32 x  32] => [96 x 32 x  32] *** [576] ***[ROW_L] ***[0, 0, 0, 160, 2048]**** [13], [1],[13] -[43 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    31800 ||||  L2, DMA,    140(   320),    140(   320),  240(  576),  2d780( 186240),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,    31800 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   60(   96),  1b300( 111360),   0,   10a100 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   60(   96),  1cb00( 117504),   0,   15a800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  45(TIDL_EltWiseLayer) [45, 45] --[192 x 32 x  32] => [96 x 32 x  32] *** [192] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [4], [0],[4] -[41 44 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),   30(   48),  31800( 202752),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  46(TIDL_ConvolutionLayer) [46, 46] --[96 x 32 x  32] => [576 x 32 x  32] *** [96] ***[ROW_L] ***[0, 0, 0, 1120, 2048]**** [2], [1],[2] -[45 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   60(   96),  34880( 215168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    4da00 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,   125400 ||||MSMC, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,    31800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  47(TIDL_ConvolutionLayer) [47, 47] --[576 x 32 x  32] => [576 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [144], [1],[144] -[46 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    4da00 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    31800 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,   141600 ||||MSMC, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,   176a00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(TIDL_ConvolutionLayer) [48, 48] --[576 x 32 x  32] => [96 x 32 x  32] *** [576] ***[ROW_L] ***[0, 0, 0, 160, 2048]**** [13], [1],[13] -[47 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    31800 ||||  L2, DMA,    140(   320),    140(   320),  240(  576),  2d780( 186240),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,    31800 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   60(   96),  1b300( 111360),   0,   152400 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   60(   96),  1cb00( 117504),   0,   15a800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(TIDL_EltWiseLayer) [49, 49] --[192 x 32 x  32] => [96 x 32 x  32] *** [192] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [4], [0],[4] -[45 48 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),   30(   48),  31800( 202752),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,    63480 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  50(TIDL_ConvolutionLayer) [50, 50] --[96 x 32 x  32] => [576 x 32 x  32] *** [96] ***[ROW_L] ***[0, 0, 0, 1120, 2048]**** [2], [1],[2] -[49 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   60(   96),  31800( 202752),   0,    63480 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   60(   96),  34880( 215168),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    1c200 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,   16d700 ||||MSMC, DMA,     c0(   192),     c0(   192),  240(  576),  1c200( 115200),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  51(TIDL_ConvolutionLayer) [51, 51] --[576 x 32 x  32] => [576 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [144], [1],[144] -[50 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,    1c200 ||||  L2, DMA,    800(  2048),    800(  2048),    8(    8),   4080(  16512),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,        0 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,   189900 ||||MSMC, DMA,     14(    20),     14(    20),  d80( 3456),  10e00(  69120),   0,   145200 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  52(TIDL_ConvolutionLayer) [52, 52] --[576 x 32 x  32] => [160 x 32 x  32] *** [576] ***[ROW_L] ***[0, 0, 0, 160, 2048]**** [13], [1],[13] -[51 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  240(  576), 129000(1216512),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),  240(  576),  2d780( 186240),   0,        0 
 OUT:MSMC, CPU,     c0(   192),     a0(   160),   a0(  160),   f000(  61440),   0,   158d00 |||| DDR, DMA,    900(  2304),    800(  2048),   a0(  160),  5a400( 369664),   0,   1c4800 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   a0(  160),  2d500( 185600),   0,   19a700 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   a0(  160),  2fd00( 195840),   0,   129000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(TIDL_ConvolutionLayer) [53, 53] --[160 x 32 x  32] => [960 x 32 x  32] *** [160] ***[ROW_L] ***[0, 0, 0, 192, 2048]**** [11], [1],[11] -[52 ]---
  IN: DDR, DMA,    900(  2304),    800(  2048),   a0(  160),  5a400( 369664),   0,   1c4800 ||||  L2, DMA,    1c0(   448),    1c0(   448),   a0(  160),  11f00(  73472),   0,        0 
 OUT:MSMC, CPU,     c0(   192),     c0(   192),  3c0(  960),  5a000( 368640),   0,    4ce00 |||| DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   21ec00 
  WT:DDR_PERSIST, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,   1c7c00 ||||MSMC, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(TIDL_ConvolutionLayer) [54, 54] --[960 x 32 x  32] => [960 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [192], [1],[192] -[53 ]---
  IN: DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   21ec00 ||||  L2, DMA,    800(  2048),    800(  2048),    a(   10),   5080(  20608),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),    a(   10),   5280(  21120),   0,    1c200 |||| DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   43b000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,   214a00 ||||MSMC, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  55(TIDL_ConvolutionLayer) [55, 55] --[960 x 32 x  32] => [160 x 32 x  32] *** [960] ***[ROW_L] ***[0, 0, 0, 96, 2048]**** [22], [1],[22] -[54 ]---
  IN: DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   43b000 ||||  L2, DMA,     c0(   192),     c0(   192),  3c0(  960),  2d800( 186368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   a0(  160),  52800( 337920),   0,    4dd00 
  WT:DDR_PERSIST, DMA,    780(  1920),    780(  1920),   a0(  160),  4b500( 308480),   0,   230c00 ||||MSMC, DMA,    7c0(  1984),    780(  1920),   a0(  160),  4dd00( 318720),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  56(TIDL_EltWiseLayer) [56, 56] --[320 x 32 x  32] => [160 x 32 x  32] *** [320] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [8], [0],[8] -[52 55 ]---
  IN: DDR, DMA,    900(  2304),    800(  2048),   a0(  160),  5a400( 369664),   0,   1c4800 ||||  L2, DMA,    840(  2112),    840(  2112),   28(   40),  29400( 168960),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),   28(   40),  14a00(  84480),   0,        0 |||| DDR, DMA,    800(  2048),    800(  2048),   a0(  160),  50400( 328704),   0,   21ec00 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  57(TIDL_ConvolutionLayer) [57, 57] --[160 x 32 x  32] => [960 x 32 x  32] *** [160] ***[ROW_L] ***[0, 0, 0, 192, 2048]**** [11], [1],[11] -[56 ]---
  IN: DDR, DMA,    800(  2048),    800(  2048),   a0(  160),  50400( 328704),   0,   21ec00 ||||  L2, DMA,    1c0(   448),    1c0(   448),   a0(  160),  11f00(  73472),   0,        0 
 OUT:MSMC, CPU,     c0(   192),     c0(   192),  3c0(  960),  5a000( 368640),   0,    4ce00 |||| DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   26f000 
  WT:DDR_PERSIST, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,   27c100 ||||MSMC, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(TIDL_ConvolutionLayer) [58, 58] --[960 x 32 x  32] => [960 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [192], [1],[192] -[57 ]---
  IN: DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   26f000 ||||  L2, DMA,    800(  2048),    800(  2048),    a(   10),   5080(  20608),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),    a(   10),   5280(  21120),   0,    1c200 |||| DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   48b400 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,   2c8f00 ||||MSMC, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  59(TIDL_ConvolutionLayer) [59, 59] --[960 x 32 x  32] => [160 x 32 x  32] *** [960] ***[ROW_L] ***[0, 0, 0, 96, 2048]**** [22], [1],[22] -[58 ]---
  IN: DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   48b400 ||||  L2, DMA,     c0(   192),     c0(   192),  3c0(  960),  2d800( 186368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   a0(  160),  52800( 337920),   0,    4dd00 
  WT:DDR_PERSIST, DMA,    780(  1920),    780(  1920),   a0(  160),  4b500( 308480),   0,   2e5100 ||||MSMC, DMA,    7c0(  1984),    780(  1920),   a0(  160),  4dd00( 318720),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  60(TIDL_EltWiseLayer) [60, 60] --[320 x 32 x  32] => [160 x 32 x  32] *** [320] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [8], [0],[8] -[56 59 ]---
  IN: DDR, DMA,    800(  2048),    800(  2048),   a0(  160),  50400( 328704),   0,   21ec00 ||||  L2, DMA,    840(  2112),    840(  2112),   28(   40),  29400( 168960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),   a0(  160),  52800( 337920),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  61(TIDL_ConvolutionLayer) [61, 61] --[160 x 32 x  32] => [960 x 32 x  32] *** [160] ***[ROW_L] ***[0, 0, 0, 192, 2048]**** [11], [1],[11] -[60 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),   a0(  160),  52800( 337920),   0,        0 ||||  L2, DMA,    1c0(   448),    1c0(   448),   a0(  160),  11f00(  73472),   0,        0 
 OUT:MSMC, CPU,     c0(   192),     c0(   192),  3c0(  960),  5a000( 368640),   0,    9f600 |||| DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   1c4800 
  WT:DDR_PERSIST, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,   330600 ||||MSMC, DMA,    140(   320),    140(   320),  3c0(  960),  4ce00( 314880),   0,    52800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  62(TIDL_ConvolutionLayer) [62, 62] --[960 x 32 x  32] => [960 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [192], [1],[192] -[61 ]---
  IN: DDR, DMA,    900(  2304),    800(  2048),  3c0(  960), 21c400(2212864),   0,   1c4800 ||||  L2, DMA,    800(  2048),    800(  2048),    a(   10),   5080(  20608),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),    a(   10),   5280(  21120),   0,    1c200 |||| DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   3e0c00 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,   37d400 ||||MSMC, DMA,     14(    20),     14(    20), 1680( 5760),  1c200( 115200),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(TIDL_ConvolutionLayer) [63, 63] --[960 x 32 x  32] => [320 x 32 x  32] *** [960] ***[ROW_L] ***[0, 0, 0, 96, 2048]**** [22], [1],[22] -[62 ]---
  IN: DDR, DMA,    800(  2048),    800(  2048),  3c0(  960), 1e0400(1967104),   0,   3e0c00 ||||  L2, DMA,     c0(   192),     c0(   192),  3c0(  960),  2d800( 186368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 
  WT:DDR_PERSIST, DMA,    780(  1920),    780(  1920),  140(  320),  96a00( 616960),   0,   399600 ||||MSMC, DMA,    7c0(  1984),    780(  1920),  140(  320),  9ba00( 637440),   0,    a5000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(TIDL_ConvolutionLayer) [64, 64] --[320 x 32 x  32] => [320 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [320], [1],[320] -[63 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 ||||  L2, DMA,    800(  2048),    800(  2048),    2(    2),   1080(   4224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,    a5000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   430000 ||||MSMC, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   14a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  68(TIDL_ConvolutionLayer) [65, 68] --[320 x 32 x  32] => [256 x 32 x  32] *** [320] ***[ROW_L] ***[0, 0, 0, 352, 2048]**** [6], [1],[6] -[64 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,    a5000 ||||  L2, DMA,    2c0(   704),    2c0(   704),  140(  320),  37600( 226816),   0,        0 
 OUT:MSMC, CPU,    1c0(   448),    160(   352),  100(  256),  38000( 229376),   0,   176800 |||| DDR, DMA,    a80(  2688),    800(  2048),  100(  256),  a8400( 689152),   0,   1c4800 
  WT:DDR_PERSIST, DMA,    280(   640),    280(   640),  100(  256),  28800( 165888),   0,   439600 ||||MSMC, DMA,    2c0(   704),    280(   640),  100(  256),  2c800( 182272),   0,   14a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  67(TIDL_ConvolutionLayer) [66, 67] --[320 x 32 x  32] => [256 x 32 x  32] *** [320] ***[ROW_L] ***[0, 0, 0, 352, 2048]**** [6], [1],[6] -[63 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 ||||  L2, DMA,    2c0(   704),    2c0(   704),  140(  320),  37600( 226816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  100(  256),  84000( 540672),   0,    a5000 
  WT:DDR_PERSIST, DMA,    280(   640),    280(   640),  100(  256),  28800( 165888),   0,   461e00 ||||MSMC, DMA,    2c0(   704),    280(   640),  100(  256),  2c800( 182272),   0,   129000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  65(TIDL_ConvolutionLayer) [67, 65] --[320 x 32 x  32] => [320 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [320], [1],[320] -[63 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 ||||  L2, DMA,    800(  2048),    800(  2048),    2(    2),   1080(   4224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,   129000 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   48a600 ||||MSMC, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   1ce000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  69(TIDL_ConvolutionLayer) [68, 69] --[320 x 32 x  32] => [256 x 32 x  32] *** [320] ***[ROW_L] ***[0, 0, 0, 352, 2048]**** [6], [24],[24] -[65 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,   129000 ||||  L2, DMA,    2c0(   704),    2c0(   704),  140(  320),  37600( 226816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  100(  256),  84000( 540672),   0,   129000 
  WT:DDR_PERSIST, DMA,    280(   640),    280(   640),  100(  256),  28800( 165888),   0,   493c00 ||||MSMC, DMA,    2c0(   704),    280(   640),   80(  128),  16800(  92160),   0,   1ce000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  66(TIDL_ConvolutionLayer) [69, 66] --[320 x 32 x  32] => [320 x 32 x  32] *** [1] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [320], [1],[320] -[63 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 ||||  L2, DMA,    800(  2048),    800(  2048),    2(    2),   1080(   4224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   4bc400 ||||MSMC, DMA,     14(    20),     14(    20),  780( 1920),   9600(  38400),   0,   1ad000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  70(TIDL_ConvolutionLayer) [70, 70] --[320 x 32 x  32] => [256 x 32 x  32] *** [320] ***[ROW_L] ***[0, 0, 0, 352, 2048]**** [6], [1],[6] -[66 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  140(  320),  a5000( 675840),   0,        0 ||||  L2, DMA,    2c0(   704),    2c0(   704),  140(  320),  37600( 226816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    840(  2112),    800(  2048),  100(  256),  84000( 540672),   0,        0 
  WT:DDR_PERSIST, DMA,    280(   640),    280(   640),  100(  256),  28800( 165888),   0,   4c5a00 ||||MSMC, DMA,    2c0(   704),    280(   640),  100(  256),  2c800( 182272),   0,   1ad000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  71(TIDL_ConcatLayer) [71, 71] --[1024 x 32 x  32] => [1024 x 32 x  32] *** [1024] ***[ COL] ***[0, 0, 0, 2048, 2048]**** [32], [0],[32] -[67 68 69 70 ]---
  IN:MSMC, DMA,    840(  2112),    800(  2048),  100(  256),  84000( 540672),   0,    a5000 ||||  L2, DMA,    840(  2112),    840(  2112),   40(   64),  21000( 135168),   0,        0 
 OUT:MSMC, CPU,    840(  2112),    800(  2048),   40(   64),  21000( 135168),   0,    84000 |||| DDR, DMA,    880(  2176),    880(  2176),  400( 1024), 220440(2229312),  40,   26cc40 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(TIDL_ConvolutionLayer) [72, 72] --[1024 x 32 x  32] => [256 x 32 x  32] *** [1024] ***[ROW_L] ***[0, 0, 0, 96, 2048]**** [22], [1],[22] -[71 ]---
  IN: DDR, DMA,    880(  2176),    880(  2176),  400( 1024), 220440(2229312),  40,   26cc40 ||||  L2, DMA,     c0(   192),     c0(   192),  400( 1024),  30800( 198656),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    8c0(  2240),    880(  2176),  100(  256),  8c040( 573504),  40,    84840 
  WT:DDR_PERSIST, DMA,    800(  2048),    800(  2048),  100(  256),  80800( 526336),   0,   4ee200 ||||MSMC, DMA,    840(  2112),    800(  2048),  100(  256),  84800( 542720),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 1,  0],  To fill zero OUT: [ 1,  0]
------  73(TIDL_ResizeLayer) [73, 73] --[256 x 32 x  32] => [256 x 128 x  128] *** [256] ***[ COL] ***[0, 0, 0, 2176, 2176]**** [64], [0],[64] -[72 ]---
  IN:MSMC, DMA,    8c0(  2240),    880(  2176),  100(  256),  8c040( 573504),   0,    84840 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),    8(    8),   4600(  17920),   0,        0 
 OUT:MSMC, CPU,   8c40( 35904),   8c00( 35840),    8(    8),  46200( 287232),   0,        0 |||| DDR, DMA,   8400( 33792),   8400( 33792),  100(  256), 840480(8651904), 200,   1c4800 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 2,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  74(TIDL_ConcatLayer) [74, 74] --[304 x 128 x  128] => [304 x 128 x  128] *** [304] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [152], [0],[152] -[73 13 ]---
  IN: DDR, DMA,   8400( 33792),   8400( 33792),  100(  256), 840480(8651904), 200,   1c4800 ||||  L2, DMA,   8480( 33920),   8480( 33920),    4(    4),  21200( 135680),   0,        0 
 OUT:MSMC, CPU,   8040( 32832),   8000( 32768),    4(    4),  20100( 131328),   0,        0 |||| DDR, DMA,   8000( 32768),   8000( 32768),  130(  304), 980400(9962496),   0,   a04c80 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 2,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  75(TIDL_ConvolutionLayer) [75, 75] --[304 x 128 x  128] => [304 x 128 x  128] *** [1] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [152], [1],[152] -[74 ]---
  IN: DDR, DMA,   8000( 32768),   8000( 32768),  130(  304), 980400(9962496),   0,   a04c80 ||||  L2, DMA,   8000( 32768),   8000( 32768),    4(    4),  20080( 131200),   0,        0 
 OUT:MSMC, CPU,   8040( 32832),   8000( 32768),    4(    4),  20100( 131328),   0,     8e80 |||| DDR, DMA,   8200( 33280),   8200( 33280),  130(  304), 9a6400(10118144), 100,        0 
  WT:DDR_PERSIST, DMA,     14(    20),     14(    20),  720( 1824),   8e80(  36480),   0,   56ea00 ||||MSMC, DMA,     14(    20),     14(    20),  720( 1824),   8e80(  36480),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  76(TIDL_ConvolutionLayer) [76, 76] --[304 x 128 x  128] => [2 x 128 x  128] *** [304] ***[ROW_L] ***[0, 0, 0, 288, 32768]**** [114], [1],[114] -[75 ]---
  IN: DDR, DMA,   8200( 33280),   8200( 33280),  130(  304), 9a6400(10118144), 100,        0 ||||  L2, DMA,    240(   576),    240(   576),  130(  304),  32a80( 207488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   8240( 33344),   8200( 33280),    2(    2),  10480(  66688), 100,        0 
  WT:DDR_PERSIST, DMA_ONCE,    260(   608),    260(   608),    2(    2),    500(   1280),   0,   577880 ||||MSMC, DMA_ONCE,    2c0(   704),    260(   608),    2(    2),    600(   1536),   0,   1f1a00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 1,  0],  To fill zero OUT: [ 1,  0]
------  77(TIDL_ResizeLayer) [77, 77] --[2 x 128 x  128] => [2 x 512 x  512] *** [2] ***[ COL] ***[512, 0, 0, 1024, 33280]**** [72], [0],[72] -[76 ]---
  IN:MSMC, DMA,   8240( 33344),   8200( 33280),    2(    2),  10480(  66688),   0,        0 ||||  L2, DMA,    c00(  3072),    c00(  3072),    1(    1),    c00(   3072),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  81000(528384),  81000(528384),    2(    2), 102080(1056896), 800,    10480 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 2,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(TIDL_ArgMaxLayer) [78, 78] --[2 x 512 x  512] => [1 x 512 x  512] *** [2] ***[ROW_C] ***[0, 0, 0, 32768, 524288]**** [16], [0],[16] -[77 ]---
  IN:MSMC, DMA,  81000(528384),  81000(528384),    2(    2), 102080(1056896), 800,    10480 ||||  L2, DMA,  10000( 65536),  10000( 65536),    2(    2),  30000( 196608),   0,        0 
 OUT:MSMC, CPU,   8000( 32768),   8000( 32768),    1(    1),  10000(  65536),   0,        0 |||| DDR, DMA,  80000(524288),  80000(524288),    1(    1),  80400( 525312),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 2,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
