

高速窄脉冲峰值保持电路设计与实现

张健

(中国电子科技集团公司第二十七研究所,河南 郑州 450047)

摘要: 为了降低直接识别窄脉冲信号峰值幅度的难度,介绍了一种高速窄脉冲峰值保持电路的实现方法。首先对峰值保持电路的原理进行了介绍,在此基础上设计了试验电路并进行了 Pspice 仿真,通过对电路的测试验证了设计的正确性。试验结果表明,该方法设计的电路响应速度快,保持精度高,工作稳定,已将其成功应用于某工程。同时为其它相关设计提供了参考。

关键词: 峰值保持;Pspice 仿真;窄脉冲;电路设计

中图分类号: TN24

文献标识码: A

文章编号: 1674-6236(2014)09-0117-03

Design and implementation of peak holding circuit for fast narrow pulse

ZHANG Jian

(The 27th Research Institute of China Electronics Technology Group Corporation, Zhengzhou 450047, China)

Abstract: In order to reduce difficulty of the direct identification narrow pulse signal peak amplitude, introduced a high-speed narrow pulse peak holding circuit implementations. First, the principle of peak holding circuit were introduced, on the basis of the test circuit was designed and carried out Pspice simulation, testing and validation of the circuit through the correctness of the design. The results show that the design of the circuit response fast, to maintain high accuracy (in width 18ns, 1.50V peak amplitude of the narrow pulse signal, for example, the response time is about 1ns, to keep the signal amplitude 1.51V, maintaining accuracy error 0.67%), work stability, which have been successfully applied to a project. While for other related design provides a reference.

Key words: peak holding; Pspice simulation; narrow pulse; circuit design

在激光探测领域,经常遇到识别窄脉冲信号峰值的情况^[1]。这里的窄脉冲(脉宽为 ns 量级),即使使用高速 AD 进行采样也很难捕捉到窄脉冲的幅值,所以需要设计适用于窄脉冲的峰值保持电路。

1 电路工作原理

峰值保持电路是利用二极管的单向导电性和电容的存储作用构成的^[2]。当脉冲信号到来时,二极管 D 导通,电容器 C 被充电至脉冲峰值时,D 截止,C 上保持峰值电压。电路的基本原理图如图 1 所示。




图 1 峰值保持电路基本原理图

Fig. 1 A basic schematic of peak holding circuit

根据工作时内部信号形式的不同,目前峰值保持电路主要分为电压型和跨导型两种类型。

对于电压型峰值保持电路,第一级放大器为电压放大,

考虑到信号从输入到反馈有一定的时间(称为回路时间),在到达峰值时,电容上电压会在这段时间内继续变化,从而产生过冲。由于运算放大器的开环放大倍数通常比较大(约 10⁵),过冲电流较大且为非线性^[3]。另外从频域角度看,二极管 D 和电容 C 组成的网络有一个极点,而运算放大器本身也有极点,所以整个电路的通频带较低(一般小于 10 MHz),无法完成对高速窄脉冲信号的峰值保持。

为了实现快速窄脉冲信号的峰值保持,跨导型峰值保持电路应运而生。它是利用跨导运算放大器(OTA)代替电压型的一般运算放大器^[4]。它将电压输入变为电流输出,当电容电压达到峰值时,电流已趋于零,所以基本无过冲。该电路的频率响应只有一个极点。另外,跨导型放大器的第一转折频率容易做到很高,输出阻抗极大(10⁷Ω),其输出电流可近似认为与负载无关^[5]。所以整个电路的通频带较高,且稳定性好,适于处理快速窄脉冲信号。

2 电路设计与 Pspice 仿真

为了实现快速窄脉冲峰值保持,使用跨导型电路设计。这里跨导运算放大器选用 TI 的 OPA860,它的典型跨导 $g=95 \text{ mA/V}$ 。另外芯片内还集成有缓冲器(BUF)^[6],如图 2 所示。

收稿日期:2013-11-25

稿件编号:201311232

作者简介:张健(1981—),男,河南商丘人,硕士,工程师。研究方向:光电对抗技术。




图2 OPA860 芯片构成图

Fig. 2 Configuration diagram of OPA860

设计电路如下图3所示。主要包括跨导运算放大器 OPA860_OTA、缓冲器 OPA860_BUF、二极管 D1、保持电容 Chold 等几部分组成的峰值保持电路。为了对设计电路进行功能仿真,图中还添加了窄脉冲信号源 V1。




图3 设计仿真电路图

Fig. 3 Design and simulation circuit

图4给出了一组时域仿真图。图中,测试点 V(C1:1)记录的波形为要持有的窄脉冲信号(脉宽 15 ns,峰值分别取 2.5 V、1.5 V),测试点 V(U1B:OUT)记录的波形为峰值保持后的信号。


从时域仿真图上可以看出,峰值保持电路对不同幅值的窄脉冲信号保持性能均表现良好。以图4(a)为例,窄脉冲信号峰值为 2.5 V,脉宽 15 ns。保持后的信号幅值约 2.48 V(保持精度 99.2%);保持时长 5 μs 后,信号幅值稍有衰减(约衰减 2%)。

通过对保持电容参数的不同设置,仿真结果表明峰值保持性能会有明显影响。增大保持电容容值,利于增加保持时长,但因窄脉冲充电时间较短又难以达到原有的峰值高度。相反,降低保持电容容值,利于峰值保持的精度,但会降低保持时长。


仿真时还发现二极管参数的选取也直接影响电路性能。在进行二极管选型时,要优选反向漏电流、正向压降和 PN 结等效电容小的。同时,还要注意二极管反向击穿电压满足电路需求。

3 电路性能测试

实际设计的电路中还包含窄脉冲发生电路、阈值比较电路、保持时长设置电路和放电控制电路。电路框图如图5所示。当窄脉冲信号到来时,同时送至峰值保持电路和阈值比较电路。进入比较器后的信号经保持时长设置电路和放电控



(a) 峰值2.5V窄脉冲峰值保持时域仿真图
(a) the time-domain simulation diagram of 2.5V peak narrow pulse



(b) 峰值1.5V窄脉冲峰值保持时域仿真图
(b) the time-domain simulation diagram of 1.5V peak narrow pulse

图4 时域仿真图

Fig. 4 The time-domain simulation diagram




图5 电路组成框图

Fig. 5 Block diagram of the circuit

制电路后,对峰值保持的信号进行放电处理以便为下次峰值保持做准备。其中,保持时长设置电路根据实际需要进行参数设置调节。

设计的电路板如图6所示。




图6 PCB电路板

Fig. 6 The Printed Circuit Board

电路完成后进行了实测,下图7给出了一组实测波形。图中,示波器通道2波形为输入的窄脉冲信号,其脉宽

为 18 ns。保持时长设置为 14 μ s。示波器通道 3 波形为输出的峰值保持信号。从图 7(a)中可以看出,输入的窄脉冲信号

峰值 1.5 V,保持后的信号幅值 1.51 V,保持精度误差 0.67%。将时间轴刻度拉长,见图 7(b),可以看出待峰值保持 14 μ s




图7 实测波形图

Fig. 7 Test result of waveforms

后,电路输出恢复低电平,达到了预先设计目标。

4 结论

文中借助 Pspice 完成了窄脉冲峰值保持电路的仿真与设计,并对电路进行了实测。结果表明,电路工作稳定,性能良好,达到了该项目的设计要求。本电路具有一定的通用性,为其它相关设计提供了参考。

参考文献:

- [1] 王海先. 简单的激光窄脉冲信号准峰值采样保持电路[J]. 红外与激光工程,1998,5:16.
WANG Hai-xian. Simple laser pulses narrow quasi-peak sample and hold circuit [J]. Infrared and Laser Engineering, 1998,5:16.
- [2] 王芝英.核电子技术原理[M].北京:原子能出版社,1989:56.
- [3] 陈勇,李延国,吴枚.新型高性能脉冲峰值保持电路[J].核电子学与探测技术,1997,17(4):241.
CHEN Yong, LI Yan-guo, WU Mei. New high-performance

pulse peak holding circuit [J]. Nuclear Electronics & Detection Technology,1997,17(4):241

- [4] 郭永新,焦青.新型跨导型脉冲峰值保持器[J].青岛大学学报,2001,16(4):104.
GUO Yong-xin, JIAO Qing. The new pulse peak Transconductance type retainer [J]. Journal of Qingdao University, 2001,16(4):104.
- [5] Buckens P F, Veatch M S. A high performance peak detect & hold circuit for pulse height analysis[J]. IEEE Trans Nucl Sci, 1992, NS 39(4):753-757.
- [6] Texas Instruments. Wide Bandwidth Operational Transconductance Amplifier (OTA) and Buffer [EB/OL]. (2008-08). [2013-10-26]. <http://www.ti.com.cn/cn/lit/ds/sbos331c/sbos331c.pdf>.

(上接第 116 页)

- plication World-Nikkei Electronics China, 2008 (2): 111-113.
- [4] AlexandrIkriannikov, OgnjenDjekic. Investigation of DCR current sensing in multiphase voltage regulators [EB/OL]. (2007) [2013-06-07]. [http://www-03.ibm.com/procurement/proweb.nsf/objectdocswebview/file18++djekic++2007+ibm+symposium++volterra/\\$file/18++djekic++2007+ibm+symposium++volterra+a.pdf](http://www-03.ibm.com/procurement/proweb.nsf/objectdocswebview/file18++djekic++2007+ibm+symposium++volterra/$file/18++djekic++2007+ibm+symposium++volterra+a.pdf).
- [5] QIU Wei-hong, Burkett C T, Mehas G J, et al. System and method for improving inductor current sensing accuracy of a DC/

DC voltage regulator: US, US 2009/0146635 A1[P].2009-06-11.

- [6] 冯建勤,孙玉胜.电流互感器误差的数字补偿研究[J].变压器,2008,45(4):29-31,35.
FENG Jian-qin, SUN Yu-sheng. Research on digital compensation method for current transformer error [J]. Transformer, 2008, 45(4): 29-31, 35.
- [7] Matthew Mahoney. DSP-based testing of analog and mixed-signal circuits [M]. 1 edition. Los Alamitos: Wiley-IEEE Computer Society Pr, 1987.