#!/bin/sh devmem 0x43c30000 32 0x000080 # 001 , devmem 0x43c30004 32 0x000000 # 002 , devmem 0x43c30008 32 0x000200 # 003 , devmem 0x43c3000C 32 0x000306 # 004 , devmem 0x43c30010 32 0x0004D0 # 005 , devmem 0x43c30014 32 0x00055B # 006 , devmem 0x43c30018 32 0x000600 # 007 , devmem 0x43c3001C 32 0x000C51 # 008 , devmem 0x43c30020 32 0x000D04 # 009 , devmem 0x43c30024 32 0x010003 # 010 , DCLKout0_DIV devmem 0x43c30028 32 0x010155 # 011 , devmem 0x43c3002C 32 0x010300 # 012 , DCLKout0_MUX=Divider only devmem 0x43c30030 32 0x010402 # 013 , SDCLKout1_MUX=Device clock , SDCLKout1_DDLY devmem 0x43c30034 32 0x010500 # 014 , devmem 0x43c30038 32 0x010679 # 015 , CLKout0_1_PD , SDCLKout1_PD devmem 0x43c3003C 32 0x010700 # 016 , SDCLKout1_FMT , DCLKout0_FMT devmem 0x43c30040 32 0x010803 # 017 , DCLKout2_DIV devmem 0x43c30044 32 0x010955 # 018 , devmem 0x43c30048 32 0x010B00 # 019 , DCLKout2_MUX=Divider only devmem 0x43c3004C 32 0x010C02 # 020 , SDCLKout3_MUX=Device clock , SDCLKout3_DDLY devmem 0x43c30050 32 0x010D00 # 021 , devmem 0x43c30054 32 0x010E79 # 022 , CLKout2_3_PD , SDCLKout2_PD devmem 0x43c30058 32 0x010F00 # 023 , SDCLKout3_FMT , DCLKout2_FMT devmem 0x43c3005C 32 0x011008 # 024 , DCLKout4_DIV devmem 0x43c30060 32 0x011155 # 025 , devmem 0x43c30064 32 0x011300 # 026 , DCLKout4_MUX=Divider only devmem 0x43c30068 32 0x011402 # 027 , SDCLKout5_MUX=Device clock , SDCLKout5_DDLY devmem 0x43c3006C 32 0x011500 # 028 , devmem 0x43c30070 32 0x011679 # 029 , CLKout4_5_PD , SDCLKout4_PD devmem 0x43c30074 32 0x011700 # 030 , SDCLKout5_FMT , DCLKout4_FMT devmem 0x43c30078 32 0x011802 # 031 , CLKoutX_Y_ODL=0 , CLKoutX_Y_IDL=0 , DCLKout6_DIV=2 devmem 0x43c3007C 32 0x011955 # 032 , devmem 0x43c30080 32 0x011B00 # 033 , DCLKout6_MUX=Divider only devmem 0x43c30084 32 0x011C22 # 034 , SDCLKout7_MUX=SYSREF , SDCLKout7_DDLY devmem 0x43c30088 32 0x011D00 # 035 , # devmem 0x43c3008C 32 0x011EF1 # 036 , CLKout6_7_PD , SDCLKout7_PD devmem 0x43c3008C 32 0x011EF0 # 036 , CLKout6_7_PD , SDCLKout7_PD devmem 0x43c30090 32 0x011F55 # 037 , SDCLKout6_FMT , DCLKout7_FMT # devmem 0x43c30094 32 0x012018 # 038 , DCLKout8_DIV=24 # devmem 0x43c30094 32 0x01200C # 038 , DCLKout8_DIV=12 devmem 0x43c30094 32 0x012010 # 038 , DCLKout8_DIV=16 devmem 0x43c30098 32 0x012155 # 039 , devmem 0x43c3009C 32 0x012300 # 040 , DCLKout8_MUX=Divider only devmem 0x43c300A0 32 0x012422 # 041 , SDCLKout9_MUX=SYSREF , SDCLKout9_DDLY devmem 0x43c300A4 32 0x012500 # 042 , # devmem 0x43c300A8 32 0x0126F1 # 043 , CLKout8_9_PD , SDCLKout9_PD=1 devmem 0x43c300A8 32 0x0126F0 # 043 , CLKout8_9_PD , SDCLKout9_PD=0 devmem 0x43c300AC 32 0x012711 # 044 , SDCLKout9_FMT , DCLKout8_FMT # devmem 0x43c300B0 32 0x012818 # 045 , DCLKout10_DIV=24 # devmem 0x43c300B0 32 0x012814 # 045 , DCLKout10_DIV=20 devmem 0x43c300B0 32 0x012810 # 045 , DCLKout10_DIV=16 devmem 0x43c300B4 32 0x012955 # 046 , devmem 0x43c300B8 32 0x012B00 # 047 , DCLKout10_MUX=Divider only devmem 0x43c300BC 32 0x012C22 # 048 , SDCLKout11_MUX=SYSREF , SDCLKout11_DDLY devmem 0x43c300C0 32 0x012D00 # 049 , devmem 0x43c300C4 32 0x012EF1 # 050 , CLKout10_11_PD , SDCLKout11_PD devmem 0x43c300C8 32 0x012F11 # 051 , SDCLKout11_FMT , DCLKout10_FMT devmem 0x43c300CC 32 0x013006 # 052 , DCLKout12_DIV devmem 0x43c300D0 32 0x013155 # 053 , devmem 0x43c300D4 32 0x013300 # 054 , DCLKout12_MUX=Divider only devmem 0x43c300D8 32 0x013402 # 055 , SDCLKout13_MUX=Device clock , SDCLKout13_DDLY devmem 0x43c300DC 32 0x013500 # 056 , devmem 0x43c300E0 32 0x013679 # 057 , CLKout12_13_PD , SDCLKout13_PD devmem 0x43c300E4 32 0x013700 # 058 , SDCLKout13_FMT , DCLKout12_FMT devmem 0x43c300E8 32 0x013800 # 059 , VCO_MUX=VCO_0 , OSCout_FMT=Powerdown devmem 0x43c300EC 32 0x013903 # 060 , SYSREF_MUX=SYSREF continuous # devmem 0x43c300EC 32 0x013902 # 060 , SYSREF_MUX=SYSREF pulser devmem 0x43c300F0 32 0x013A00 # 061 , SYSREF_DIV[12:8] , SYSREF_DIV=128 devmem 0x43c300F4 32 0x013B80 # 062 , SYSREF_DIV[7:0] , # devmem 0x43c300F0 32 0x013A01 # 061 , SYSREF_DIV[12:8] , SYSREF_DIV=256 # devmem 0x43c300F4 32 0x013B00 # 062 , SYSREF_DIV[7:0] , devmem 0x43c300F8 32 0x013C00 # 063 , SYSREF_DDLY[12:8] devmem 0x43c300FC 32 0x013D08 # 064 , SYSREF_DDLY[7:0] devmem 0x43c30100 32 0x013E03 # 065 , SYSREF_PULSE_CNT=8 pulses=3 devmem 0x43c30104 32 0x013F06 # 066 , PLL1_NCLK_MUX=OSCin , FB_MUX=External devmem 0x43c30108 32 0x014083 # 067 , PLL1_PD=1 , VCO_LDO_PD=0 , VCO_PD=0 , OSCin_PD=0 , SYSREF_GBL_PD=0 , SYSREF_PD=0 , SYSREF_DDLY_PD=1 , SYSREF_PLSR_PD=1 # devmem 0x43c30108 32 0x014082 # 067 , PLL1_PD=1 , VCO_LDO_PD=0 , VCO_PD=0 , OSCin_PD=0 , SYSREF_GBL_PD=0 , SYSREF_PD=0 , SYSREF_DDLY_PD=1 , SYSREF_PLSR_PD=0 devmem 0x43c3010C 32 0x014100 # 068 , devmem 0x43c30110 32 0x014200 # 069 , # devmem 0x43c30114 32 0x014311 # 070 , SYSREF_CLR , SYNC_1SHOT_EN , SYNC_POL , SYNC_EN=1 , SYNC_PLL2_DLD , SYNC_PLL1_DLD , SYNC_MODE=1 devmem 0x43c30114 32 0x014312 # 070 , SYSREF_CLR , SYNC_1SHOT_EN , SYNC_POL , SYNC_EN=1 , SYNC_PLL2_DLD , SYNC_PLL1_DLD , SYNC_MODE=2 # devmem 0x43c30114 32 0x014352 # 070 , SYSREF_CLR , SYNC_1SHOT_EN=1 , SYNC_POL , SYNC_EN=1 , SYNC_PLL2_DLD , SYNC_PLL1_DLD , SYNC_MODE=2 devmem 0x43c30118 32 0x0144FF # 071 , SYNC_DISSYSREF=1 , SYNC_DIS12 , SYNC_DIS10 , SYNC_DIS8 , SYNC_DIS6 , SYNC_DIS4 , SYNC_DIS2 , SYNC_DIS0 devmem 0x43c3011C 32 0x01457F # 072 , 0x145 = 127 (0x7F) devmem 0x43c30120 32 0x014600 # 073 , devmem 0x43c30124 32 0x01470F # 074 , devmem 0x43c30128 32 0x01480B # 075 , devmem 0x43c3012C 32 0x01494B # 076 , devmem 0x43c30130 32 0x014A02 # 077 , devmem 0x43c30134 32 0x014B02 # 078 , devmem 0x43c30138 32 0x014C00 # 079 , devmem 0x43c3013C 32 0x014D00 # 080 , devmem 0x43c30140 32 0x014EC0 # 081 , devmem 0x43c30144 32 0x014F7F # 082 , devmem 0x43c30148 32 0x015003 # 083 , devmem 0x43c3014C 32 0x015102 # 084 , HOLDOVER_DLD_CNT devmem 0x43c30150 32 0x015200 # 085 , HOLDOVER_DLD_CNT devmem 0x43c30154 32 0x015300 # 086 , CLKin0_R devmem 0x43c30158 32 0x015478 # 087 , CLKin0_R devmem 0x43c3015C 32 0x015500 # 088 , CLKin1_R devmem 0x43c30160 32 0x015678 # 089 , CLKin1_R devmem 0x43c30164 32 0x015700 # 090 , CLKin2_R devmem 0x43c30168 32 0x015893 # 091 , CLKin2_R devmem 0x43c3016C 32 0x015900 # 092 , PLL1_N devmem 0x43c30170 32 0x015A3C # 093 , PLL1_N devmem 0x43c30174 32 0x015BD4 # 094 , devmem 0x43c30178 32 0x015C20 # 095 , devmem 0x43c3017C 32 0x015D00 # 096 , devmem 0x43c30180 32 0x015E00 # 097 , devmem 0x43c30184 32 0x015F0B # 098 , devmem 0x43c30188 32 0x016000 # 099 , devmem 0x43c3018C 32 0x016101 # 100 , devmem 0x43c30190 32 0x016245 # 101 , PLL2_P=2=010 , OSCin_FREQ=63-127M=001 , PLL2_XTAL_EN=amplifier disabled=0 , PLL2_REF_2X_EN=1 devmem 0x43c30194 32 0x016300 # 102 , PLL2_N_CAL devmem 0x43c30198 32 0x016400 # 103 , PLL2_N_CAL devmem 0x43c3019C 32 0x01650C # 104 , PLL2_N_CAL devmem 0x43c301A0 32 0x0171AA # 105 , devmem 0x43c301A4 32 0x017202 # 106 , Program registers 0x17C and 0x17D as required by OPT_REG_1 and OPT_REG_2 devmem 0x43c301A8 32 0x017300 # 107 , PLL2_PRE_PD = 0 , PLL2_PD = 0 devmem 0x43c301AC 32 0x017400 # 108 , If using LMK04821, program register 0x174. devmem 0x43c301B0 32 0x017C15 # 109 , OPT_REG_1 devmem 0x43c301B4 32 0x017D33 # 110 , OPT_REG_2 devmem 0x43c301B8 32 0x016600 # 111 , PLL2_N devmem 0x43c301BC 32 0x016700 # 112 , PLL2_N devmem 0x43c301C0 32 0x016806 # 113 , PLL2_N=6 devmem 0x43c301C4 32 0x016959 # 114 , devmem 0x43c301C8 32 0x016A20 # 115 , devmem 0x43c301CC 32 0x016B00 # 116 , devmem 0x43c301D0 32 0x016C00 # 117 , PLL2_LF_R4 devmem 0x43c301D4 32 0x016D00 # 118 , PLL2_LF_C4 devmem 0x43c301D8 32 0x016E13 # 119 , PLL2_LD_MUX , PLL2_LD_TYPE devmem 0x43c301DC 32 0x1FFD00 # 120 , devmem 0x43c301E0 32 0x1FFE00 # 121 , devmem 0x43c301E4 32 0x1FFF53 # 122 ,