

TB138S 核心板规格书 V1.0

北京天豹电子科技有限公司
<http://www.tianboard.com>



版本历史

版本号	修改时间	作者	修改内容
V1.0	2015-9-17	Mr.Lee	创建

目录

1. 版权声明.....	1
2. 公司简介.....	2
3. TB138S 核心板简介	3
3.1 核心板简介.....	3
3.2 OMAPL138 简介.....	5
3.3 OMAPL138 片上资源.....	6
3.4 Spartan-6 简介	8
4. 硬件参数.....	11
5. 硬件资源.....	12
5.1 系统框图.....	12
5.2 接口说明.....	12
5.2.1 OMAPL138 接口说明.....	12
5.2.2 FPGA 接口说明	13
5.2.3 OMAPL138 和 FPGA 通信接口说明.....	13
5.3 接口原理图.....	17
5.4 接口定义.....	19
5.5 连接器.....	28
6. 软件资源.....	29
6.1 软件支持.....	29
6.1.1 Linux 下驱动支持	29
6.1.2 VxWorks 下驱动支持.....	30
6.2 例程清单.....	30
6.2.1 ARM 端例程.....	30
6.2.2 基于 Starterware 的 DSP 例程	31
6.2.3 基于 Starterware 的 ARM 和 DSP 裸机通信例程	32
6.2.4 FPGA 例程	33
6.2.5 DSP 与 FPGA 通信例程	33
7. 机械尺寸.....	34
8. 产品型号.....	35
9. 应用场合.....	36
10. 相关产品.....	37
11. 销售及技术服务.....	38
12. 更多服务.....	39
13. 更多信息.....	39



1. 版权声明

本文档版权归北京天豹电子科技有限公司所有，并保留一切权利。本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因文档使用不当造成的直接或间接损失，本公司不承担任何责任。

2. 公司简介

北京天豹电子科技有限公司（简称“天豹科技”，英文简称“TianBoard”）是杰出的嵌入式方案提供商，专注于面向工业控制和物联网的嵌入式系统设计和技术服务。天豹科技拥有完备的技术开发团队，可为用户提供从硬件设计、系统移植、驱动开发，到应用开发、算法验证等一整套的解决方案。公司与清华大学、北京航空航天大学、北京理工大学、北京自动化控制设备研究所、兵器工业集团、公安部某研究所、上海通用、海格通信、广州三跃自动化控制科技有限公司等单位有着深入的合作。

天豹科技是国内较早针对 **OMAPL138**（DSP+ARM 双核 CPU）芯片推出基于“核心板+底板”架构开发平台的企业，该架构使得用户可以首先通过开发平台验证算法，然后通过自行设计针对特殊应用的底板来快速完成系统开发，极大地提高了项目开发的效率，降低了硬件开发的成本与风险。目前，天豹科技在原有的 DSP+ARM 双核架构的基础上，推出了 **DSP+ARM+FPGA** 的三核系统开发平台，使用 **FPGA** 进行高速信号处理、接口扩展，极大地扩展了系统的应用范围。

天豹科技也是国内能够提供物联网和智能家居完整解决方案的公司之一，具有 Zigbee+WIFI+红外+蓝牙+NFC 整套的解决方案，可根据用户需求开发 APP 应用，也可以支持微信和其它第三方等智能平台接入，运用我们的解决方案，客户可以快速完成物联网产品的开发。

公司由多名来自中科院、北京航空航天大学的科研人员组成，在系统架构设计、硬件电路设计、嵌入式软件开发、信号处理算法、工业控制算法、应用程序开发等方面有着丰富的工程经验，并可以在短时间内为客户提供一整套的技术服务。通过与工业控制和物联网领域企业与单位的深入合作，天豹科技的研发能力稳步提升，尤其在平台定制、电机控制、音频处理、高速信号采集处理、无线通信、智能家居等领域有着深厚的技术积淀，可为用户提供完整的解决方案。

作为优秀的嵌入式方案提供商，天豹科技致力于为客户提供快速、稳定、可靠的嵌入式系统。选择天豹，您将得到最强大的技术支持和最完美的服务体验。

公司联系方式：

- ✧ 公司网址：<http://www.tianboard.com>
- ✧ 淘宝网址：<http://shop66475588.taobao.com/>
- ✧ QQ 技术讨论群：345943922, 332393927
- ✧ 业务电话：(+86) 138-1139-3905, 杨经理
- ✧ 业务 QQ：2541780698
- ✧ 微信公众号：TianBoard



3. TB138S 核心板简介

3.1 核心板简介




图 1 TB138S 核心板正面图




图 2 TB138S 核心板背面图



图 3 TB138S 核心板配套底板



图 4 TB138S 核心板配套底板




图 5 TB138S 核心板配套底板

TB138S 核心板是北京天豹电子科技有限公司针对目前市场上高速信号采集、处理、传输等需求自主研发的 OMAPL138+Spartan-6 核心板。OMAPL138 是德州仪器（TI）的 TMS320C6748+ARM926EJ-S 异构双核处理器；FPGA 选用 XILINX 公司的 Spartan-6 系列芯片 XC6SL16，可升级至 XC6SL45。

OMAPL138 作为主处理器，实现操作系统运行、算法处理、指令控制等功能；FPGA 作为协处理器，实现并行采集、外部信号处理、接口转换等功能，OMAPL138 和 FPGA 通过 EMIF、SPI 或 UPP 等接口通信，二者的完美结合可以满足大多数的高速信号采集处理的应用。

TB138S 核心板目前已被众多高校，研究所，以及电子电力类，工业类，医疗类 etc 公司采用，受到了用户的一致好评。该板卡具有以下特点：

- 核心板的架构设计，可以降低用户硬件的开发难度和开发时间，节约成本，用户更多的精力可以投入到软件开发、算法验证上，降低产品的开发周期和风险，加快产品的上市时间。
- 核心板设计简约，尺寸小，72mm * 44mm。
- 接口丰富，引出了全部引脚，最大范围的满足了用户的扩展需求。
- 八层板，沉金工艺，工业级设计。
- 注重 EMC，抗干扰能力强。
- 可靠的板对板接插件，保证信号完整性。
- 低功耗设计，发热量小。
- 核心板经过大量的测试，性能稳定，能满足复杂工业场合的应用需求。
- 工业级处理器，频率 456M Hz，强大的定点/浮点处理能力。
- 512MB 工业级 NAND FLASH。
- 128/256MB 工业级 DDR2 可选。
- ARM 端标配为 Linux 操作系统，可为 VxWorks 开发提供技术支持和服务。
- 丰富的例程和完备的技术支持。
- FPGA 标配为 Spartan-6 系列芯片 XC6SL16，可升级至 XC6SL45。

3.2 OMAPL138 简介

OMAPL138 是德州仪器(TI)推出一款基于 **TMS320C6748** 和 **ARM926EJ-S** 的异构双核处理器。

TMS320C6748 可高性能的实现高精度、高动态范围的定点/浮点运算，更好的支持实时系统性能。在 456M Hz 的工作频率下，**高达 3648/2746 MIPS(每秒百万条指令)/MFLOPS(每秒百万个浮点运算)**。

ARM926EJ-S 可高度灵活地添加直观易用的人机界面、触摸屏或网络功能，可通过

Linux、VxWorks、WinCE 等操作系统实现更高级的系统控制。

OMAP-L138 DSP + ARM 处理器总功率为 480mW，睡眠模式功耗为 11mW。

3.3 OMAPL138 片上资源

- 双核片载系统(SoC)
 - 456-MHz ARM926EJ-S™ 精简指令集(RISC)
 - 456-MHz C674x 定点/浮点超长指令字(VLIW)数字信号处理器(DSP)
- ARM926EJ-S 核心
 - 32-位 and 16-位(Thumb®) 指令
 - DSP 指令扩展
 - 单周期 MAC
 - ARM® Jazelle® 技术
 - 用于实时调试的嵌入式 ICE-RT™
- ARM9 内存架构
 - 16K-字节指令高速缓存
 - 16K-字节数据高速缓存
 - 8K-字节 RAM (矢量表)
 - 64K-字节 ROM
- C674x™ 指令集
 - C67x+™ 和 C64x+™ ISA 的扩展集
 - 高达 3648/2746MIPS（每秒百万条指令）/ MFLOPS（每秒百万个浮点运算）
 - 可寻址字节（8-/16-/32-/64-位数据）
 - 8-位溢出保护
- C674x 二级高速缓存存储器架构
 - 32K-字节 L1P 程序 RAM/高速缓存
 - 32K 字节 L1D 数据 RAM/高速缓存
 - 256K 字节 L2 单一映射 RAM/高速缓存
 - 灵活 RAM/高速缓存分区（L1 和 L2）
- 2 个增强型直接存储存取控制器(EDMA3)

- 128K-字节 RAM 共享内存
- 1.8-V 或 3.3-V LVCMOS IO (USB 和 DDR2 接口除外)
- 2 个外部存储器接口
 - 扩展内存接口 (EMIFA)
 - NOR FLASH (8- or 16-Bit-Wide Data)
 - NAND FLASH (8- or 16-Bit-Wide Data)
 - 支持 16-Bit SDRAM , 拥有 128 MB 寻址空间
 - DDR2/mDDR 内存控制器
 - 支持 16-位 SDRAM, 拥有 512 MB 寻址空间
 - 支持 16-位 mDDR SDRAM, 拥有 256 MB 寻址空间
- 3 个通用异步收发传输 (UART) 接口
- 集成 LCD 控制器
- 2 个串行外设接口(SPI), 每个接口都有多重择功能
- 2 个 MMC/SD 接口, 用于连接 SD 卡, TF 卡
- 2 个 I2C 接口
- 1 个 HPI 接口
- 1 个集成 PHY 的 USB 1.1 OHCI 接口
- 1 个集成 PHY 的 USB 2.0 OTG 接口
- 2 个多通道缓冲串行口 (MCBSP)
- 1 个多通道音频串行端口 (MCASP)
- 1 个 10/100 Mb/s 自适应的以太网接口(EMAC)
- 1 个视频接口(VPIF)
- 1 个通用并行接口(uPP)
- 1 个串行 ATA (SATA) 控制器
- 3 个 64-位通用定时器 (每一个可配置为 2 个 32-位定时器)
- 1 个 64-位通用/安全装置定时器 (可被配置为 2 个 32-位通用定时器)
- 2 个增强型脉冲宽度调制器(eHRPWM)
- 3 个 32 位增强型捕捉模块(eCAP)
 - 可配置为 3 个捕捉输入或者 3 个辅助脉冲宽度调制器 (APWM) 输出

- 高达 4 个事件时间戳的单脉冲捕捉
- 封装
 - 361 脚, PBGA, ZCE 后缀, 0.65mm 球间距
 - 361 脚, PBGA, ZWT 后缀, 0.80mm 球间距
- 支持军用温度范围 (- 55 ℃ 至 125 ℃)

3.4 Spartan-6 简介

Spartan-6 FPGA 为 Xilinx 的低成本、低功耗 FPGA。第六代 Spartan 系列基于低功耗 45nm、9 金属铜层、双栅极氧化层工艺技术, 以及高级功耗管理技术。此系列含最多 150000 个逻辑单元、集成式 PCI Express 模块、高级存储器支持、250Mhz DSP Slice 和 3.125Gbps 低功耗收发器。

- 专用于低成本设计
- 多重高效率集成模块
- 优化 I/O 标准选择
- 交错式焊盘
- 大批量塑料焊线封装
- 极低的静态与动态功耗
- 45nm 工艺, 专为低成本与低功耗而精心优化
- 零功耗休眠关闭模式
- 待机模式可以保持状态和配置, 具有多引脚唤醒、控制增强功能
- 功耗更低的 1.0V 内核电压 (LX FPGA, 仅 -1L)
- 高性能 1.2V 内核电压 (LX 和 LXT FPGA, -2、-3、-3N 和-4 速度级别)
- 多电压、多标准 SelectIO™ 接口 bank
- 每对差分 I/O 的数据传输速率均高达 1,080Mb/s
- 可选输出驱动器, 每个引脚的电流最高达 24mA
- 兼容 3.3V ~ 1.2V I/O 标准和协议
- 低成本 HSTL 与 SSTL 存储器接口
- 符合热插拔规范
- 可调 I/O 转换速率, 提高信号完整性

- LTX FPGA 内置高速 GTP 串行收发器
- 最高速度达 3.2Gb/s
- 支持高速接口, 包括: 串行 ATA、Aurora、1G 以太网、PCIExpress、OBSAI、CPRI、EPON、GPON、DisplayPort 以及 XAUI 等
- 支持 PCI Express 设计方案的集成端点模块 (LXT 器件)
- 支持兼容 33MHz、32 位或 64 位规范的低成本 PCI® 技术
- 高效率 DSP48A1 Slice
- 高性能算术与信号处理
- 快速 18 x 18 乘法器和 48 位累加器
- 流水线与级联功能
- 用于协助滤波器应用的预加法器
- 集成存储器控制器模块
- DDR、DDR2、DDR3 和 LPDDR 支持
- 数据速率高达 800Mb/s (12.6Gb/s 的峰值带宽)
- 多端口总线结构, 带独立 FIFO, 减少了设计时序问题
- 丰富的逻辑资源和更大的逻辑容量
- 支持移位寄存器或分布式 RAM
- 高效的 6 输入查找表可以提升性能和将功耗降至最低
- 针对以流水线应用而设计的 LUT, 具有双触发器
- 具有各种粒度的 Block RAM
- 快速 Block RAM, 具有字节写入功能
- 18Kb RAM 块, 可以选择性地将其编程为 2 个独立的 9KbBlock RAM
- 时钟管理模块 (CMT), 可以提升性能
- 低噪声, 高灵活度的时钟控制
- 数字时钟管理器 (DCM), 可消除时钟歪斜和占空比失真
- 锁相环 (PLL), 可实现低抖动时钟控制
- 频率综合实现倍频、分频和调相
- 16 个低歪斜全局时钟网络
- 简化配置, 实现低成本

- 双引脚自动检测配置
- 广泛支持第三方 SPI（高达 4 位宽度）和 NOR 闪存
- 特性丰富的、带有 JTAG 的赛灵思平台闪存
- 多重启动 (MultiBoot) 支持，可以利用多个比特流和看门狗保护功能进行远程升级
- 更高安全性，可为设计提供强大保护
- 唯一的设备 DNA 标识符，用于设计验证
- 在较大型器件中可进行 AES 比特流加密
- 采用低成本的增强型 MicroBlaze™ 软处理器实现更快速的嵌入式处理
- 业界领先的 IP 和参考设计

4. 硬件参数

	项目	说明
OMAPL138	CPU	OMAPL138(TMS320C6748+ARM926EJ-S)，频率最高达 456M
	内存	128MB 工业级 DDR2(256MB 可选)
	存储	4Gb 工业级 NAND FLASH
	系统主时钟	24M Hz，无源晶振
	RTC 时钟	32.768K Hz，无源晶振
	SATA 时钟	75M Hz，无源晶振
	LED	1 个绿色的 LED 用于调试
FPGA	FPGA 型号	Xilinx Spartan-6
	FPGA 主时钟	50M Hz，有源
	存储	1 片 64Mb 的 SPI FLASH 用于配置 FPGA
	LED	1 个绿色的 LED 用于调试
其他	引出引脚	使用 4 个 80pin, 0.5mm 间距的板对板连接器，引出了 320 个引脚，最大限度的满足用户的扩展需求
	系统供电	3.3V 直流供电
	电源管理	3 颗工业级 DC-DC 为系统提供 1.8V，1.3V，1.2V 电压
	尺寸	72.00mm *44.00mm
	高度	6.60mm(包含连接器)
	LED	1 个红色的 LED，用于电源指示灯
	运行温度	-40 ℃ ~ +85 ℃

5. 硬件资源

5.1 系统框图




图 6 TB138S 核心板系统框图

5.2 接口说明

TB138S 核心板通过 4 个 80pin, 0.5mm 间距的连接器, 总共引出了 276 个引脚, OMAPL138 除了 DDR2/mDDR 控制器相关引脚, 部分电源和地引脚没有引出, 其他引脚全部引出。引出的引脚中除了 SATA 和 USB 接口外, 其他引脚都可以通过引脚复用, 作为 GPIO 来使用。FPGA 也最大限度的引出了 IO, 合计 112 个。

5.2.1 OMAPL138 接口说明

- 1 个 EMIFA 接口

- 3 个 UART 接口
- 1 个 MCASP 接口
- 2 个 MCBSP 接口
- 2 个 I2C 接口
- 2 个 SPI 接口
- 1 个 LCD 接口
- 1 个 VPIF 视频接口
- 1 个 uPP 接口
- 2 个 ePWM 接口
- 1 个 USB2.0 OTG 接口
- 1 个 USB1.1 OHCI 接口
- 1 个 10/100M 自适应的 EMAC 网络接口 (MII/RMII)
- 1 个 MDIO 接口
- 1 个 HPI 接口
- 2 个 MMC/SD 接口
- 1 个 SATA 接口

注: 由于 OMAPL138 很多引脚是功能复用的, 所以部分接口使用起来是互斥的, 比如 UART0 和 MII 接收数据引脚是复用的, 通常作为 MII 接口来用。具体的复用功能请参照相关手册。

5.2.2 FPGA 接口说明

FPGA 引出了 112 个 IO, 最大限度的满足了用户的扩展需求。

5.2.3 OMAPL138 和 FPGA 通信接口说明

OMAPL138 可通过 EMIFA、UPP、SPI 高速数据总线与 FPGA 完成高速数据交换。其中 EMIFA 绝大部分引脚连接到了 FPGA 上; UPP 引脚全部连接到 FPGA 上; SPI1 除了 3 个片选信号外, 其余全部连接到 FPGA 上; I2C0 连接到了 FPGA 上; OMAPL138 复位输出信号 (RESETOUT) 也连接到了 FPGA 上。下表中给出了 OMAPL138 引脚和 FPGA IO 的对应连接关系。

OMAPL138 引脚	说明	FPGA IO
EMA_A[0]	EMIFA 地址线	K1
EMA_A[1]	EMIFA 地址线	L2
EMA_A[2]	EMIFA 地址线	L7
EMA_A[3]	EMIFA 地址线	L6
EMA_A[4]	EMIFA 地址线	L5
EMA_A[5]	EMIFA 地址线	K5
EMA_A[6]	EMIFA 地址线	K4
EMA_A[7]	EMIFA 地址线	K3
EMA_A[8]	EMIFA 地址线	K2
EMA_A[9]	EMIFA 地址线	J1
EMA_A[10]	EMIFA 地址线	J6
EMA_A[11]	EMIFA 地址线	J3
EMA_A[12]	EMIFA 地址线	K6
EMA_A[13]	EMIFA 地址线	J7
EMA_D[0]	EMIFA 数据线	H5
EMA_D[1]	EMIFA 地址线	G1
EMA_D[2]	EMIFA 地址线	H7
EMA_D[3]	EMIFA 地址线	H6
EMA_D[4]	EMIFA 地址线	E3
EMA_D[5]	EMIFA 地址线	G6
EMA_D[6]	EMIFA 地址线	F4
EMA_D[7]	EMIFA 地址线	G3
EMA_D[8]	EMIFA 地址线	H1
EMA_D[9]	EMIFA 地址线	H4
EMA_D[10]	EMIFA 地址线	F2
EMA_D[11]	EMIFA 地址线	E1
EMA_D[12]	EMIFA 地址线	F9

EMA_D[13]	EMIFA 地址线	F6
EMA_D[14]	EMIFA 地址线	F1
EMA_D[15]	EMIFA 地址线	F5
EMA_BA[0]	EMIFA 功能引脚	L1
EMA_BA[1]	EMIFA 功能引脚	M5
EMA_CLK	EMIFA 功能引脚	F3
EMA_CS[2]	EMIFA 片选 2	P6
EMA_A_RW	EMIFA 功能引脚	H2
EMA_OE	EMIFA 功能引脚	M3
EMA_WE	EMIFA 功能引脚	H3
EMA_WAIT[0]	EMIFA 功能引脚	R3
EMA_WAIT[1]	EMIFA 功能引脚	U7
SPI1_CLK	SPI1 时钟线	U5
SPI1_ENA	SPI1 功能引脚	N4
SPI1_SCS[1]	SPI1 片选 1	T6
SPI1_SCS[2] / UART1_TXD /	SPI1 片选 2	U2
SPI1_SCS[3] / UART1_RXD /	SPI1 片选 3	T5
SPI1_SCS[6] / I2C0_SDA	I2C0 数据线	T7
SPI1_SCS[7] / I2C0_SCL	I2C0 时钟线	N5
SPI1_SIMO	SPI1 数据线	P4
SPI1_SOMI	SPI1 数据线	P3
UPP_D[0]	UPP 数据线	R5
UPP_D[1]	UPP 数据线	N6
UPP_D[2]	UPP 数据线	V6
UPP_D[3]	UPP 数据线	T3
UPP_D[4]	UPP 数据线	N2
UPP_D[5]	UPP 数据线	V5
UPP_D[6]	UPP 数据线	V4

UPP_D[7]	UPP 数据线	T2
UPP_D[8]	UPP 数据线	U1
UPP_D[9]	UPP 数据线	T4
UPP_D[10]	UPP 数据线	R8
UPP_D[11]	UPP 数据线	R7
UPP_D[12]	UPP 数据线	N1
UPP_D[13]	UPP 数据线	L3
UPP_D[14]	UPP 数据线	P7
UPP_D[15]	UPP 数据线	T1
UPP_XD[0]	UPP 外扩数据线	C1
UPP_XD[1]	UPP 外扩数据线	A4
UPP_XD[2]	UPP 外扩数据线	B4
UPP_XD[3]	UPP 外扩数据线	C6
UPP_XD[4]	UPP 外扩数据线	A3
UPP_XD[5]	UPP 外扩数据线	B3
UPP_XD[6]	UPP 外扩数据线	C5
UPP_XD[7]	UPP 外扩数据线	D2
UPP_XD[8]	UPP 外扩数据线	A7
UPP_XD[9]	UPP 外扩数据线	B6
UPP_XD[10]	UPP 外扩数据线	C4
UPP_XD[11]	UPP 外扩数据线	A6
UPP_XD[12]	UPP 外扩数据线	B2
UPP_XD[13]	UPP 外扩数据线	C2
UPP_XD[14]	UPP 外扩数据线	A5
UPP_XD[15]	UPP 外扩数据线	C8
UPP_2xTXCLK	UPP 功能引脚	L4
UPP_CHB_CLOCK	UPP 功能引脚	A2
UPP_CHB_START	UPP 功能引脚	C7

UPP_CHB_ENABLE	UPP 功能引脚	D1
UPP_CHB_WAIT	UPP 功能引脚	D9
UPP_CHA_CLOCK	UPP 功能引脚	P1
UPP_CHA_START	UPP 功能引脚	M1
UPP_CHA_ENABLE	UPP 功能引脚	N3
UPP_CHA_WAIT	UPP 功能引脚	N8
GP6[1]	DSP GPIO	E4
GP6[2]	DSP GPIO	D6
GP6[3]	DSP GPIO	D3
GP6[4]	DSP GPIO	D8
GP6[6]	DSP GPIO	N7
RESETOUT	DSP 复位输出	P2

5.3 接口原理图




图 7 TB138S 核心板连接器 CON1 引出引脚




图 8 TB138S 核心板连接器 CON2 引出引脚




图 9 TB138S 核心板连接器 CON3 引出引脚




图 10 TB138S 核心板连接器 CON4 引出引脚

5.4 接口定义

由于 OMAPL138 实际的引脚名比较长,在原理图接口时使用的网络名进行了简化处理,

下表中给出了“原理图中网络名”和“OMAPL138 引脚名”的对应说明。

连接器	序号	原理图网络名	OMAPL138 引脚名
CON3	1	EMA_D0	EMA_D[0] / GP4[8]
	2	EMA_D1	EMA_D[1] / GP4[9]
	3	EMA_D2	EMA_D[2] / GP4[10]
	4	EMA_D3	EMA_D[3] / GP4[11]
	5	EMA_D4	EMA_D[4] / GP4[12]
	6	EMA_D5	EMA_D[5] / GP4[13]
	7	EMA_D6	EMA_D[6] / GP4[14]
	8	EMA_D7	EMA_D[7] / GP4[15]
	9	EMA_D8	EMA_D[8] / GP3[0]
	10	EMA_D9	EMA_D[9] / GP3[1]
	11	EMA_D10	EMA_D[10] / GP3[2]
	12	EMA_D11	EMA_D[11] / GP3[3]

13	EMA_D12	EMA_D[12] / GP3[4]
14	EMA_D13	EMA_D[13] / GP3[5]
15	EMA_D14	EMA_D[14] / GP3[6]
16	EMA_D15	EMA_D[15] / GP3[7]
17	EMA_CAS#	EMA_CAS / PRU0_R30[2] / GP2[4] / PRU0_R31[2]
18	EMA_DQM1#	EMA_WEN_DQM[1] / GP2[2]
19	EMA_WE#	EMA_WE / GP3[11]
20	EMA_CLK	EMA_CLK / PRU0_R30[5] / GP2[7] / PRU0_R31[5]
21	EMA_DQM0#	EMA_WEN_DQM[0] / GP2[3]
22	EMA_A_R/W#	EMA_A_RW / GP3[9]
23	EMA_SDCKE	EMA_SDCKE / PRU0_R30[4] / GP2[6] / PRU0_R31[4]
24	EMA_CS4#	EMA_CS[4] / GP3[13]
25	MCASP_ACLKR/GP0_15	ACLKR / PRU0_R30[20] / GP0[15] / PRU0_R31[22]
26	MCASP_ACLKX/GP0_14	ACLKX / PRU0_R30[19] / GP0[14] / PRU0_R31[21]
27	MCASP_AFSR/GP0_13	AFSR / GP0[13] / PRU0_R31[20]
28	MCASP_AFSX/GP0_12	AFSX / GP0[12] / PRU0_R31[19]
29	MCASP_AHCLKR/GP0_13	AHCLKR / PRU0_R30[18] / UART1_RTS / GP0[11] / PRU0_R31[18]
30	MCASP_AHCLKX/GP0_10	AHCLKX / USB_REFCLKIN / UART1_CTS / GP0[10] / PRU0_R31[17]
31	MCASP_AMUTE/UART2_RTS/GP0_13	AMUTE / PRU0_R30[16] / UART2_RTS / GP0[9] / PRU0_R31[16]
32	MCASP_AXR7/GP1_15	AXR7 / EPWM1TZ[0] / PRU0_R30[17] / GP1[15] / PRU0_R31[7]
33	MCASP_AXR8/MCBSP1_CLKS/ECAP1 _APWM1/GP0_0	AXR8 / CLKS1 / ECAP1_APWM1 / GP0[0] / PRU0_R31[8]
34	MCASP_AXR9/MCBSP1_DX/GP0_1	AXR9 / DX1 / GP0[1]
35	MCASP_AXR10/MCBSP1_DR/GP0_2	AXR10 / DR1 / GP0[2]
36	MCASP_AXR11/MCBSP1_FSX/GP0_3	AXR11 / FSX1 / GP0[3]
37	MCASP_AXR12/MCBSP1_FDR/GP0_4	AXR12 / FSR1 / GP0[4]
38	MCASP_AXR13/MCBSP1_CLKX/GP0_ 5	AXR13 / CLKX1 / GP0[5]
39	MCASP_AXR14/MCBSP1_CLKR/GP0_ 6	AXR14 / CLKR1 / GP0[6]
40	MCASP_AXR15/ECAP2_APWM2/GP0_ 7	AXR15 / EPWM0TZ[0] / ECAP2_APWM2 / GP0[7]
41	MII_COL	AXR4 / FSR0 / GP1[12] / MII_COL
42	MII_TXEN	AXR6 / CLKR0 / GP1[14] / MII_TXEN / PRU0_R31[6]
43	MII_TXCLK	AXR5 / CLKX0 / GP1[13] / MII_TXCLK
44	MII_TXD0	AXR0 / ECAP0_APWM0 / GP8[7] / MII_TXD[0] / CLKS0
45	MII_TXD1	AXR1 / DX0 / GP1[9] / MII_TXD[1]
46	MII_TXD2	AXR2 / DR0 / GP1[10] / MII_TXD[2]
47	MII_TXD3	AXR3 / FSX0 / GP1[11] / MII_TXD[3]
48	RTC_ALARM/GP0_8/DEEPSLEEP#	RTC_ALARM / UART2_CTS / GP0[8] / DEEPSLEEP
49	SATA_RXP	SATA_RXP
50	SATA_TXP	SATA_TXP

	51	SATA_RXN	SATA_RXN
	52	SATA_TXN	SATA_TXN
	53	LCD_MCLK	MMCSDB_DAT[6] / LCD_MCLK / PRU1_R30[6] / GP8[10] / PRU1_R31[7]
	54	LCD_PCLK	
	55	LCD_VSYNC	MMCSDB_DAT[4] / LCD_VSYNC / PRU1_R30[4] / GP8[8] / PRU1_R31[5]
	56	LCD_HSYNC	MMCSDB_DAT[5] / LCD_HSYNC / PRU1_R30[5] / GP8[9] / PRU1_R31[6]
	57	LCD_ENB#	LCD_AC_ENB_CS / GP6[0] / PRU1_R31[28]
	58	LCD_D9/BOOT1/VP_DO9/UPP_XD1	VP_DOUT[9] / LCD_D[9] / UPP_XD[1] / GP7[1] / BOOT[1]
	59	LCD_D8/BOOT0/VP_DO8/UPP_XD0	VP_DOUT[8] / LCD_D[8] / UPP_XD[0] / GP7[0] / BOOT[0]
	60	LCD_D7/VP_DO7/UPP_XD15	VP_DOUT[7] / LCD_D[7] / UPP_XD[15] / GP7[15] / PRU1_R31[15]
	61	LCD_D6/VP_DO6/UPP_XD14	VP_DOUT[6] / LCD_D[6] / UPP_XD[14] / GP7[14] / PRU1_R31[14]
	62	LCD_D5/VP_DO5/UPP_XD13	VP_DOUT[5] / LCD_D[5] / UPP_XD[13] / GP7[13] / PRU1_R31[13]
	63	LCD_D4/VP_DO4/UPP_XD12	VP_DOUT[4] / LCD_D[4] / UPP_XD[12] / GP7[12] / PRU1_R31[12]
	64	LCD_D3/VP_DO3/UPP_XD11	VP_DOUT[3] / LCD_D[3] / UPP_XD[11] / GP7[11] / PRU1_R31[11]
	65	LCD_D2/VP_DO2/UPP_XD10	VP_DOUT[2] / LCD_D[2] / UPP_XD[10] / GP7[10] / PRU1_R31[10]
	66	LCD_D15/BOOT7/VP_DO15/UPP_XD7	VP_DOUT[15] / LCD_D[15] / UPP_XD[7] / GP7[7] / BOOT[7]
	67	LCD_D14/BOOT6/VP_DO14/UPP_XD6	VP_DOUT[14] / LCD_D[14] / UPP_XD[6] / GP7[6] / BOOT[6]
	68	LCD_D13/BOOT5/VP_DO13/UPP_XD5	VP_DOUT[13] / LCD_D[13] / UPP_XD[5] / GP7[5] / BOOT[5]
	69	LCD_D12/BOOT4/VP_DO12/UPP_XD4	VP_DOUT[12] / LCD_D[12] / UPP_XD[4] / GP7[4] / BOOT[4]
	70	LCD_D11/BOOT3/VP_DO11/UPP_XD3	VP_DOUT[11] / LCD_D[11] / UPP_XD[3] / GP7[3] / BOOT[3]
	71	LCD_D10/BOOT2/VP_DO10/UPP_XD2	VP_DOUT[10] / LCD_D[10] / UPP_XD[2] / GP7[2] / BOOT[2]
	72	LCD_D1/VP_DO1/UPP_XD9	VP_DOUT[1] / LCD_D[1] / UPP_XD[9] / GP7[9] / PRU1_R31[9]
	73	LCD_D0/VP_DO0/UPP_XD8	VP_DOUT[0] / LCD_D[0] / UPP_XD[8] / GP7[8] / PRU1_R31[8]
	74	GND	
	75	+3.3V	
	76	+3.3V	
	77	+3.3V	
	78	+3.3V	
	79	+3.3V	
	80	+3.3V	
CON4	1	SYS_RST_IN#	注：非 OMAPI138 引脚，此引脚接底板复位按键。
	2	EMA_BA1	EMA_BA[1] / GP2[9]
	3	EMA_RAS#	EMA_RAS / PRU0_R30[3] / GP2[5] / PRU0_R31[3]
	4	EMA_CS0#	EMA_CS[0] / GP2[0]
	5	EMA_OE#	EMA_OE / GP3[10]
	6	EMA_CS5#	EMA_CS[5] / GP3[12]
	7	EMA_CS2#	EMA_CS[2] / GP3[15]

8	EMA_WAIT0	EMA_WAIT[0] / PRU0_R30[0] / GP3[8] / PRU0_R31[0]
9	EMA_WAIT1	EMA_WAIT[1] / PRU0_R30[1] / GP2[1] / PRU0_R31[1]
10	EMA_BA0	EMA_BA[0] / GP2[8]
11	EMA_A0	EMA_A[0] / GP5[0]
12	EMA_A1	EMA_A[1] / GP5[1]
13	EMA_A2	EMA_A[2] / GP5[2]
14	EMA_A3	EMA_A[3] / GP5[3]
15	EMA_A4	EMA_A[4] / GP5[4]
16	EMA_A5	EMA_A[5] / GP5[5]
17	EMA_A6	EMA_A[6] / GP5[6]
18	EMA_A7	EMA_A[7] / PRU1_R30[15] / GP5[7]
19	EMA_A8	EMA_A[8] / PRU1_R30[16] / GP5[8]
20	EMA_A9	EMA_A[9] / PRU1_R30[17] / GP5[9]
21	EMA_A10	EMA_A[10] / PRU1_R30[18] / GP5[10] / PRU1_R31[18]
22	EMA_A11	EMA_A[11] / PRU1_R30[19] / GP5[11] / PRU1_R31[19]
23	EMA_A12	EMA_A[12] / PRU1_R30[20] / GP5[12] / PRU1_R31[20]
24	EMA_A13	EMA_A[13] / PRU0_R30[21] / PRU1_R30[21] / GP5[13] / PRU1_R31[21]
25	EMA_A14	EMA_A[14] / MMCSD0_DAT[7] / PRU1_R30[22] / GP5[14] / PRU1_R31[22]
26	EMA_A15	EMA_A[15] / MMCSD0_DAT[6] / PRU1_R30[23] / GP5[15] / PRU1_R31[23]
27	EMA_A16	EMA_A[16] / MMCSD0_DAT[5] / PRU1_R30[24] / GP4[0]
28	EMA_A17	EMA_A[17] / MMCSD0_DAT[4] / PRU1_R30[25] / GP4[1]
29	EMA_A18/MMCSD0_DAT3	EMA_A[18] / MMCSD0_DAT[3] / PRU1_R30[26] / GP4[2]
30	EMA_A19/MMCSD0_DAT2	EMA_A[19] / MMCSD0_DAT[2] / PRU1_R30[27] / GP4[3]
31	EMA_A20/MMCSD0_DAT1	EMA_A[20] / MMCSD0_DAT[1] / PRU1_R30[28] / GP4[4]
32	EMA_A21/MMCSD0_DAT0	EMA_A[21] / MMCSD0_DAT[0] / PRU1_R30[29] / GP4[5]
33	EMA_A22/MMCSD0_CMD	EMA_A[22] / MMCSD0_CMD / PRU1_R30[30] / GP4[6]
34	MMCSD0_CLK	MMCSD0_CLK / PRU1_R30[31] / GP4[7]
35	GND	
36	MII_RXD0	SPI0_SCS[2] / UART0_RTS / GP8[1] / MII_RXD[0] / SATA_CP_DET
37	MII_RXD1	SPI0_SCS[3] / UART0_CTS / GP8[2] / MII_RXD[1] / SATA_MP_SWITCH
38	MII_RXD2	SPI0_SCS[4] / UART0_TXD / GP8[3] / MII_RXD[2]
39	MII_RXD3	SPI0_SCS[5] / UART0_RXD / GP8[4] / MII_RXD[3]
40	MII_RXCLK	SPI0_CLK / EPWM0A / GP1[8] / MII_RXCLK
41	MII_RXDV	SPI0_ENA / EPWM0B / PRU0_R30[6] / MII_RXDV
42	MII_RXER	SPI0_SOMI / EPWMSYNCO / GP8[6] / MII_RXER
43	MII_CRS	SPI0_SIMO / EPWMSYNCO / GP8[5] / MII_CRS
44	MDC	SPI0_SCS[1] / TM64P0_OUT12 / GP1[7] / MDCLK / TM64P0_IN12
45	MDIO	SPI0_SCS[0] / TM64P1_OUT12 / GP1[6] / MDIO / TM64P1_IN12

46	GND	
47	VBAT_RTC	注：非 OMAPL138 引脚，此引脚接底板纽扣电池正极。
48	SPI1_CLK	SPI1_CLK / GP2[13]
49	SPI1_ENA	SPI1_ENA / GP2[12]
50	SPI1_SIMO	SPI1_SIMO / GP2[10]
51	SPI1_SOMI	SPI1_SOMI / GP2[11]
52	SPI1_SCS3#/UART1_RXD/GP1_1	SPI1_SCS[3] / UART1_RXD / SATA_LED / GP1[1]
53	SPI1_SCS0#/GP2_14	SPI1_SCS[0] / EPWM1B / PRU0_R30[7] / GP2[14] / TM64P3_IN12
54	SPI1_SCS2#/UART1_TXD/GP1_0	SPI1_SCS[2] / UART1_TXD / SATA_CP_POD / GP1[0]
55	SPI1_SCS7#/I2C0_SCL	SPI1_SCS[7] / I2C0_SCL / TM64P2_OUT12 / GP1[5]
56	SPI1_SCS6#/I2C0_SDA	SPI1_SCS[6] / I2C0_SDA / TM64P3_OUT12 / GP1[4]
57	UART2_TXD	SPI1_SCS[4] / UART2_TXD / I2C1_SDA / GP1[2]
58	UART2_RXD	SPI1_SCS[5] / UART2_RXD / I2C1_SCL / GP1[3]
59	GND	
60	NMI#	NMI
61	DSP_TCK	TCK
62	DSP_EMU0	EMU0
63	DSP_TDO	TDO
64	DSP_EMU1	EMU1
65	DSP_RTCK	RTCK/ GP8[0]
66	DSP_TMS	TMS
67	DSP_TRST#	TRST
68	GND	
69	DSP_TDI	TDI
70	USB0_DRVBUS	USB0_DRVVBUS
71	USB0_VBUS	USB0_VBUS
72	USB0_DP	USB0_DP
73	USB1_DP	USB1_DP
74	USB0_DM	USB0_DM
75	USB1_DM	USB1_DM
76	USB0_ID	USB0_ID
77	GP6_12	PRU0_R30[30] / UHPI_HINT / PRU1_R30[11] / GP6[12]
78	GP6_13	PRU0_R30[31] / UHPI_HRDY / PRU1_R30[12] / GP6[13]
79	SYS_RST_OUT#	RESETOUT / UHPI_HAS / PRU1_R30[14] / GP6[15]
80	GND	

连接器	序号	原理图网络名	FPGA 引脚名
CON1	1	FPGA_TDO	TDO
	2	FPGA_TMS	TMS
	3	FPGA_TDI	TDI
	4	FPGA_TCK	TCK

5	B1_31_PD17	D17
6	B1_29_PC17	C17
7	B1_31_N.D18	D18
8	B1_29_N.C18	C18
9	B1_35_PF17	F17
10	B1_33_PE16	E16
11	B1_43_P_GCLK5.H17	H17
12	B1_33_N.E18	E18
13	B1_43_P_GCLK5.H17	H17
14	B1_38_PG16	G16
15	B1_43_N_GCLK4.H18	H18
16	B1_38_N.G18	G18
17	B0_66_PB16	B16
18	B1_45_PK17	K17
19	B0_66_N.A16	A16
20	B1_45_N.K18	K18
21	B1_37_PH15	H15
22	GND	GND
23	B1_37_N.H16	H16
24	B1_1_P.F15	F15
25	B1_41_P_GCLK9.K15	K15
26	B1_1_N.F16	F16
27	B1_41_N_GCLK8.K16	K16
28	B1_44_P.J16	J16
29	B0_62_PB14	B14
30		
31	B0_62_N.A14	A14
32	B0_64_PC15	C15
33	B1_30_PF14	F14
34	B0_64_N.A15	A15
35	B1_30_N.G14	G14
36	B0_65_PD14	D14
37	B0_63_PF13	F13
38	B0_65_N.C14	C14
39	B0_63_N.E13	E13
40	B1_36_PH13	H13
41	B1_39_P.J13	J13
42	B1_36_N.H14	H14
43	B1_39_N.K14	K14
44	B1_32_PH12	H12
45	B0_39_PB11	B11

	46	B1_32_N.G13	G13
	47	B0_39_N.A11	A11
	48	B0_41_PB12	B12
	49	B0_37_P_GCLK13.C10	C10
	50	B0_41_N.A12	A12
	51	B0_37_N_GCLK12.A10	A10
	52	B0_36_P_GCLK15.D11	D11
	53		
	54	B0_36_N_GCLK14.C11	C11
	55	B0_34_N_GCLK18.C9	C9
	56	B0_35_P_GCLK17.B9	B9
	57	B2_40_PM8	M8
	58	B0_35_N_GCLK16.A9	A9
	59		
	60	GND	GND
	61		
	62	B0_38_PG9	G9
	63		
	64		
	65		
	66	B0_33_PB8	B8
	67		
	68	B0_33_N.A8	A8
	69		
	70		
	71		
	72		
	73		
	74		
	75		
	76		
	77		
78			
79			
80			
CON2	1	B1_46_PL17	L17
	2	B1_47_PM16	M16
	3	B1_46_N.L18	L18
	4	B1_47_N.M18	M18
	5	B1_48_P.N17	N17

6	B1_49_PP17	P17
7	B1_48_N.N18	N18
8	B1_49_N.P18	P18
9	B1_51_PT17	T17
10	B1_52_PU17	U17
11	B1_51_N.T18	T18
12	B1_52_N.U18	U18
13	B1_42_P_GCLK7.L15	L15
14	B1_50_P.N15	N15
15	B1_42_N_GCLK6.L16	L16
16	B1_50_N.N16	N16
17	B1_74_PP15	P15
18	B2_2_P.U16	U16
19	B1_74_N.P16	P16
20	B2_2_N.V16	V16
21	B2_5_P.U15	U15
22	GND	GND
23	B2_5_N.V15	V15
24	B1_61_PL14	L14
25	B1_53_PM14	M14
26	B1_61_N.M13	M13
27	B1_53_N.N14	N14
28	B1_34_PK12	K12
29	B1_40_P_GCLK11.L12	L12
30	B1_34_N.K13	K13
31	B1_40_N_GCLK10.L13	L13
32	B2_14_P.U13	U13
33		
34	B2_14_N.V13	V13
35	B2_13_N.P12	P12
36	B2_19_PT12	T12
37	B2_15_PM11	M11
38	B2_19_N.V12	V12
39	B2_15_N.N11	N11
40	B2_20_P.N10	N10
41	B2_16_PR11	R11
42	B2_20_N.P11	P11
43	B2_16_N.T11	T11
44	B2_23_P.U11	U11
45	B2_22_PM10	M10
46	B2_23_N.V11	V11



47	B2_22_N.N9	N9
48	B2_29_P_GCLK3.R10	R10
49	B2_30_P_GLCK1.U10	U10
50	B2_29_N_GCLK2.T10	T10
51	B2_30_N_GLCK0.V10	V10
52	B2_32_P_GCLK29.T9	T9
53		
54	B2_32_N_GCLK28.V9	V9
55	B2_44_N.P8	P8
56	B2_41_P.U8	U8
57		
58	B2_41_N.V8	V8
59		
60	GND	GND
61		
62		
63		
64		
65		
66		
67		
68		
69		
70		
71		
72		
73		
74		
75		
76		
77		
78		
79		
80		

5.5 连接器

- 公座：80pin，间距 0.5mm
- 母座：80pin，间距 0.5mm
- 合高：4.0mm（公母座结合起来）
- 使用环境温度：-55℃ ~ +85℃
- 绝缘电阻：大于 100MΩ
- 接触电阻：60 mΩ 以下

6. 软件资源

6.1 软件支持

- 提供 UBL、Uboot、Linux 内核源码。
- 提供 NAND FLASH 烧写工程源码。
- ARM 端系统支持：裸机、Linux、VxWorks
- Linux 版本：Linux 2.6.33、Linux 3.3
- VxWorks 版本：VxWorks 6.9（选配）
- Linux 下支持 Qt 界面开发
- 双核通信支持：裸机（中断+共享内存）、DSPLINK 、SYSLINK
- 软件开发包：DVSDK、MCSDK
- DSP 端系统支持：裸机、DSP/BIOS、SYS/BIOS
- DSP 集成开发工具：CCS 5.5

6.1.1 Linux 下驱动支持

- 1) LCD 显示驱动
- 2) 触摸屏驱动
- 3) SATA 驱动
- 4) USB HOST 驱动
- 5) USB OTG 驱动
- 6) SD 卡驱动
- 7) 音频驱动
- 8) 按键驱动（基于 input 子系统，标准键盘驱动）
- 9) 网卡驱动
- 10) UART 驱动
- 11) LED 驱动

6.1.2 VxWorks 下驱动支持

- 1) SATA 驱动
- 2) USB HOST 驱动
- 3) SD 卡驱动
- 4) UART 驱动
- 5) 网卡驱动

6.2 例程清单

6.2.1 ARM 端例程

序号	例程
1	Linux 下 UART1 收发实验
2	Linux 下 RTC 时钟实验
3	Linux 下 CODEC 录音/放音实验
4	Linux 下 USB HOST 读写实验
5	Linux 下 USB OTG 读写实验
6	Linux 下 SATA 读写文件实验
7	Linux 下 SD 读写文件实验
8	Linux 下 TCP 客户端通信实验
9	Linux 下 TCP 服务器端通信实验
10	Linux 下 UDP 客户端通信实验
11	Linux 下 UDP 服务器端通信实验
12	Linux 下点亮 LED 实验
13	Linux 下基于 Qt 的标准键盘实验

其他

持续更新中...

6.2.2 基于 Starterware 的 DSP 例程

序号	例程
1	点亮 LED 实验
2	DDR2 读写实验
3	NAND FLASH 读写实验
4	DSP 启动实验
5	RTC 实时时钟实验
6	看门狗实验
7	定时器中断实验
8	缓存实验
9	GPIO 按键中断实验
10	按键中断控制 LED 亮灭实验
11	NMI 非可屏蔽中断实验
12	基于 CPU 轮询的 UART1 收发实验
13	基于 CPU 中断的 UART1 收发实验
14	基于 EDMA 的 UART1 收发实验
15	UART2 轮询收发实验
16	UART2 中断收发实验
17	UART2 EDMA 收发实验
18	MCASP CODEC 轮询收发实验
19	MCASP CODEC EDMA 收发实验

20	LCD 裸机显示实验
21	触摸屏画图实验
22	CPU 控制 SPI 收发实验
23	EDMA 控制 SPI 收发实验
24	网络收发, PHY 内部直通实验
25	按键中断事件控制 EDMA 传输实验
26	CPU 控制 I2C 读 FRAM 实验
27	CPU 控制 I2C 写 FRAM 实验
28	CPU 控制 I2C 读写 FRAM 实验
29	EDMA 控制 I2C 读写 FRAM 实验
30	PWM 输出实验
31	eCAP 输入信号捕获实验
32	带文件系统的 SD 卡读写
33	带文件系统的硬盘读写
其他	持续更新中...

6.2.3 基于 Starterware 的 ARM 和 DSP 裸机通信例程

序号	例程
1	DSP 中断 ARM 实验
2	ARM 中断 DSP 实验
3	ARM 和 DSP 共享内存通信实验
4	串口通信实验
其他	持续更新中...

6.2.4 FPGA 例程

序号	例程
1	点亮 LED 实验
2	数码管实验
3	32 路可控 PWM 输出实验
4	串口通信实验
其他	持续更新中...

6.2.5 DSP 与 FPGA 通信例程

序号	例程
1	DSP 与 FPGA EMIFA 通信实验
2	UPP 高速通信双通道 16 位数据发送实验
3	UPP 高速通信双通道 16 位数据接收实验
4	UPP 通道 A16 位发送、通道 B16 位接收实验
5	UPP 通道 A16 位接收、通道 B16 位发送实验
6	UPP 通道 A8 位发送、通道 B8 位接收实验
7	UPP 通道 A8 位接收、通道 B8 位发送实验
其他	持续更新中...

7. 机械尺寸

- PCB 尺寸: 72.00mm *44.00mm
- 安装孔数量: 4 个
- 安装孔尺寸: 半径 1.10mm




图 11 TB138S 核心板机械尺寸图

8. 产品型号

型号	CPU	主频	Nand Flash	DDR2	FPGA	说明
TB138S-128M-16	OMAPL138	456M	512MB	128M	XC6SLX16	工业级
TB138S-256M-16	OMAPL138	456M	512MB	256M	XC6SLX16	工业级
TB6748S-128M-16	TMS320C6748	456M	512MB	128M	XC6SLX16	工业级
TB6748S-256M-16	TMS320C6748	456M	512MB	256M	XC6SLX16	工业级
TB138S-128M-45	OMAPL138	456M	512MB	128M	XC6SLX45	工业级
TB138S-256M-45	OMAPL138	456M	512MB	256M	XC6SLX45	工业级
TB6748S-128M-45	TMS320C6748	456M	512MB	128M	XC6SLX45	工业级
TB6748S-256M-45	TMS320C6748	456M	512MB	256M	XC6SLX45	工业级

9. 应用场合

- 高速 AD 数据采集和处理系统；
- 高精度测试仪器仪表；
- 电能质量测试仪器；
- 高清音频处理系统；
- 软件无线电；
- 多轴运动控制器。

10. 相关产品

1. TB138 核心板 (OMAPL138 核心板)

淘宝购买链接:

<https://item.taobao.com/item.htm?spm=2013.1.w4018-5376988488.3.z0pZkk&id=523193858823&scm=1007.11837.6006.i523201732757&pvid=d2596e42-b79d-4302-9db3-400d0cd4fd1d>

2. TB138-EVM 开发套件 (OMAPL138 开发套件)

淘宝购买链接:

<https://item.taobao.com/item.htm?spm=686.1000925.0.0.mbhCnW&id=523201732757>

3. TB138S 核心板 (OMAPL138+Xilinx Spartan-6 FPGA 核心板)

淘宝购买链接:

<https://item.taobao.com/item.htm?spm=2013.1.w4018-5376988488.1.z0pZkk&id=523202144473&scm=1007.11837.6006.i523201732757&pvid=d2596e42-b79d-4302-9db3-400d0cd4fd1d>

4. TB138AS-EVM 开发套件 (OMAPL138+Xilinx Spartan-6 FPGA 开发套件)

淘宝购买链接:

<https://item.taobao.com/item.htm?spm=a1z10.5-c.w4002-5376988496.13.hvWj8U&id=523194626173>

5. DSP 仿真器: XDS100 V2

淘宝购买链接:

<http://item.taobao.com/item.htm?spm=2013.1.w25148-8563864019.7.X1HmRA&id=36990912991>

6. DSP 仿真器: SEED XDS510 PLUS

淘宝购买链接:

<http://item.taobao.com/item.htm?spm=a1z10.1.w4004-5409350317.12.knRgWg&id=36973631573>

7. DSP 仿真器: SEED XDS560 PLUS

淘宝购买链接:

<http://item.taobao.com/item.htm?spm=a1z10.5.w4002-5376988496.22.UpQSrl&id=37748437543>

8. FPGA 仿真器: Xilinx FPGA/CPLD 下载线

淘宝购买链接:

<http://item.taobao.com/item.htm?spm=686.1000925.1000774.19.Llq1vk&id=37432989205>

11. 销售及技术服务

- 销售支持：杨经理
- 销售 QQ：2541780698
- 旺旺：yangzhee
- 销售邮箱：sales@tianboard.com

- 技术支持：李经理
- 技术支持 QQ：3233494854
- 技术邮箱：supports@tianboard.com
- QQ 技术讨论群：345943922，332393927

12. 更多服务

- 核心板定制开发;
- 底板定制开发;
- 项目合作开发;
- 技术咨询;
- 员工培训。

13. 更多信息

- 公司官网: www.tianboard.com
- 淘宝网址: <http://shop66475588.taobao.com/>
- TI 官网: <http://www.ti.com>
- TI 英文论坛: <http://e2e.ti.com/>
- TI 中文论坛:
http://www.deyisupport.com/question_answer/dsp_arm/omap_11x/f/54.aspx
- 公司地址: 北京市海淀区北四环中路 279 号展春园小区 5 号楼
- 微信公众号: TianBoard

