



LUMINARY MICRO™

LM3S1138 微控制器

数据手册

法律声明和商标信息

本文档提供了LUMINARY MICRO产品的相关信息。对于本文档的任何知识产权，不能以许可、明示、暗示、被禁止的或其它任何形式授权。除了LUMINARY MICRO产品的销售条款所提供的信息外，LUMINARY MICRO不承担任何责任。LUMINARY MICRO声明有关LUMINARY MICRO产品销售和/或使用的任何明示或暗示的保证，包括关于对特殊用途的适用性、商销性或任何专利、版权或其它知识产权侵权行为的责任或保证。LUMINARY MICRO的产品不用于医疗、救治或维持生命的应用。

Luminary Micro可以在没有通知的情况下随时更改说明规范和产品描述。在订购您的产品之前，联系您当地的Luminary Micro销售办公室或分销商来获得最新的说明规范。

设计者不必理会标记了“保留”或“未定义”的任何特性或说明的存在性或特殊性。Luminary Micro 保留这些特性以用于将来定义，关于将来对这些特性的更改所引起的冲突或不兼容，Luminary Micro 不具有任何责任。

版权 © 2007 Luminary Micro公司 版权所有。Stellaris是一个注册商标，Luminary Micro和Luminary Micro logo都是Luminary Micro公司的商标，或者是在美国和其它国家的子公司的商标。ARM和Thumb 都是注册商标，Cortex是ARM有限公司的商标。其它名称和商标可被声称为其他的所有权。

Luminary Micro公司
108 Wild Basin, Suite 350
Austin, TX 78746
主要联系电话：+1-512-279-8800
传真：+1-512-279-8879
<http://www.luminarmicro.com>



目录

关于本文档	18
读者	18
关于本手册	18
相关文档	18
文档约定	18
1 结构概述	20
1.1 产品特性	20
1.2 目标应用	24
1.3 高级方框图	25
1.4 功能概述	26
1.4.1 ARM Cortex™-M3	27
1.4.2 电机控制外设	27
1.4.3 模拟外设	28
1.4.4 串行通信外设	28
1.4.5 系统外设	29
1.4.6 存储器外设	30
1.4.7 其他特性	30
1.4.8 硬件细节	31
2 ARM Cortex-M3处理器内核	32
2.1 方框图	33
2.2 功能描述	33
2.2.1 串行线和JTAG调试	33
2.2.2 嵌入式跟踪宏单元 (ETM)	33
2.2.3 跟踪端口的接口单元 (TPIU)	33
2.2.4 ROM表	34
2.2.5 存储器保护单元 (MPU)	34
2.2.6 嵌套向量中断控制器 (NVIC)	34
3 存储器映射	37
4 中断	39
5 JTAG 接口	41
5.1 方框图	42
5.2 功能描述	42
5.2.1 JTAG 接口管脚	42
5.2.2 JTAG TAP 控制器	44
5.2.3 移位寄存器	45
5.2.4 操作时的注意事项 (Operational Considerations)	45
5.3 初始化和配置	47
5.4 寄存器描述	47
5.4.1 指令寄存器 (IR)	47
5.4.2 数据寄存器	48
6 系统控制	51
6.1 功能描述	51
6.1.1 器件标识	51
6.1.2 复位控制	51

6.1.3	功率控制	53
6.1.4	时钟控制	53
6.1.5	系统控制	55
6.2	初始化和配置	56
6.3	寄存器映射	56
6.4	寄存器描述	57
7	休眠模块	108
7.1	方框图	108
7.2	功能描述	108
7.2.1	寄存器访问时序	109
7.2.2	时钟源	109
7.2.3	电池管理	109
7.2.4	实时时钟	109
7.2.5	非易失性存储器	110
7.2.6	功率控制	110
7.2.7	中断和状态	110
7.3	初始化和配置	110
7.3.1	初始化	111
7.3.2	RTC匹配功能 (未休眠)	111
7.3.3	RTC 匹配/休眠唤醒	111
7.3.4	外部休眠唤醒	111
7.3.5	RTC/外部休眠唤醒	111
7.4	寄存器映射	112
7.5	寄存器描述	112
8	内部存储器	125
8.1	方框图	125
8.2	功能描述	125
8.2.1	SRAM存储器	125
8.2.2	Flash存储器	126
8.3	Flash存储器的初始化和配置	127
8.3.1	Flash编程	127
8.3.2	非易失性寄存器编程	127
8.4	寄存器映射	128
8.5	Flash寄存器描述 (Flash控制偏移量)	129
8.6	Flash寄存器描述 (系统控制偏移量)	136
9	通用输入/输出端口 (GPIO)	149
9.1	功能描述	149
9.1.1	数据控制	150
9.1.2	中断控制	151
9.1.3	模式控制	152
9.1.4	确认 (commit) 控制	152
9.1.5	引脚 (Pad) 控制	152
9.1.6	标识	152
9.2	初始化和配置	152
9.3	寄存器映射	153
9.4	寄存器描述	155

10	通用定时器	188
10.1	结构图	188
10.2	功能描述	189
10.2.1	GPTM 复位条件	189
10.2.2	32-位定时器工作模式	190
10.2.3	16-位定时器的工作模式	191
10.3	初始化和配置	194
10.3.1	32-位单次触发/周期定时器模式	194
10.3.2	32-位实时时钟 (RTC) 模式	195
10.3.3	16-位单次触发/周期定时器模式	195
10.3.4	16-位输入边沿计数模式	196
10.3.5	16-位输入边沿定时模式	196
10.3.6	16-位PWM模式	197
10.4	寄存器映射	197
10.5	寄存器描述	198
11	看门狗定时器	223
11.1	结构图	223
11.2	功能描述	223
11.3	初始化和配置	224
11.4	寄存器映射	224
11.5	寄存器描述	225
12	模数转换器(ADC)	246
12.1	方框图	247
12.2	功能描述	247
12.2.1	采样序列发生器	247
12.2.2	模块控制	248
12.2.3	硬件采样平均电路	248
12.2.4	模数转换器	249
12.2.5	测试模式	249
12.2.6	内部温度传感器	249
12.3	初始化和配置	249
12.3.1	模块初始化	249
12.3.2	采样序列发生器的配置	250
12.4	寄存器映射	250
12.5	寄存器描述	251
13	通用异步收发器 (UART)	278
13.1	结构图	279
13.2	功能描述	279
13.2.1	发送/接收逻辑	279
13.2.2	波特率的产生	280
13.2.3	数据发送	280
13.2.4	串行红外 (SIR)协议	281
13.2.5	FIFO操作	282
13.2.6	中断	282
13.2.7	回送 (Loopback) 操作	282
13.2.8	IrDA SIR模块	283
13.3	初始化和配置	283
13.4	寄存器映射	283

13.5	寄存器描述	284
14	同步串行接口 (SSI)	316
14.1	结构图	316
14.2	功能描述	316
14.2.1	位速率的产生	317
14.2.2	FIFO操作	317
14.2.3	中断	317
14.2.4	帧格式	318
14.3	初始化和配置	324
14.4	寄存器映射	325
14.5	寄存器描述	326
15	内部集成电路 (I^2C) 接口	351
15.1	方框图	351
15.2	功能描述	351
15.2.1	I^2C 总线功能概述	352
15.2.2	可用的速率模式	353
15.2.3	中断	354
15.2.4	回送操作	355
15.2.5	命令序列流程图	355
15.3	初始化和配置	361
15.4	I^2C 寄存器映射	362
15.5	寄存器描述 (I^2C 主机)	362
15.6	寄存器描述 (I^2C 从机)	373
16	模拟比较器	382
16.1	结构图	382
16.2	功能描述	383
16.2.1	内部参考编程	384
16.3	初始化和配置	385
16.4	寄存器映射	385
16.5	寄存器描述	386
17	管脚图	394
18	信号表	395
19	工作特性	408
20	电气特性	409
20.1	DC特性	409
20.1.1	最大额定值	409
20.1.2	建议的直流工作条件	409
20.1.3	片内低压差 (LDO) 稳压器特性	410
20.1.4	功率规范	410
20.1.5	Flash存储器特性	411
20.2	AC特性	412
20.2.1	负载条件	412
20.2.2	时钟	412
20.2.3	模数转换器	413
20.2.4	模拟比较器	413
20.2.5	I^2C	414

20.2.6	休眠模块	414
20.2.7	同步串行接口 (SSI)	415
20.2.8	JTAG和边界扫描	417
20.2.9	通用I/O口	418
20.2.10	复位	418
21	封装信息	420
A	串行Flash加载程序	422
A.1	串行Flash加载程序	422
A.2	接口	422
A.2.1	UART	422
A.2.2	SSI	422
A.3	信息包处理	422
A.3.1	信息包的格式	422
A.3.2	信息包的发送	423
A.3.3	信息包的接收	423
A.4	命令	423
A.4.1	COMMAND_PING (0X20)	423
A.4.2	COMMAND_GET_STATUS (0x23)	424
A.4.3	COMMAND_DOWNLOAD (0x21)	424
A.4.4	COMMAND_SEND_DATA (0x24)	424
A.4.5	COMMAND_RUN (0x22)	425
A.4.6	COMMAND_RESET (0x25)	425
B	寄存器快速参考	426
C	订购和联系信息	440
C.1	订购信息	440
C.2	套件	440
C.3	公司信息	440
C.4	支持信息	440
D	周立功公司相关信息	441

插图清单

图 1-1.	Stellaris® 1000 系列高级方框图	26
图 2-1.	CPU方框图	33
图 2-2.	TPIU方框图	34
图 5-1.	JTAG 模块方框图	42
图 5-2.	测试访问端口状态机	44
图 5-3.	IDCODE 寄存器格式	49
图 5-4.	BYPASS 寄存器格式	49
图 5-5.	边界扫描寄存器格式	49
图 6-1.	延长复位时间的外部电路	52
图 7-1.	休眠模块方框图	108
图 8-1.	Flash方框图	125
图 9-1.	GPIO端口方框图	150
图 9-2.	GPIODATA 写实例	151
图 9-3.	GPIODATA 读实例	151
图 10-1.	GPTM模块的结构图	189
图 10-2.	16位输入边沿计数模式实例	192
图 10-3.	16位输入边沿定时模式实例	193
图 10-4.	16-位PWM模式实例	194
图 11-1.	WDT模块的结构图	223
图 12-1.	ADC模块框图	247
图 12-2.	内部温度传感器特性	249
图 13-1.	UART模块的结构图	279
图 13-2.	UART字符帧	280
图 13-3.	IrDA数据调制	281
图 14-1.	SSI模块的结构图	316
图 14-2.	TI同步串行的帧格式 (单次传输)	318
图 14-3.	TI 同步串行的帧格式 (连续传输)	319
图 14-4.	SPO=0和SPH=0时Freescale SPI 的帧格式 (单次传输)	319
图 14-5.	SPO=0和SPH=0时Freescale SPI 的帧格式 (连续传输)	320
图 14-6.	SPO=0和SPH=1时Freescale SPI的帧格式	320
图 14-7.	SPO=1和SPH=0时Freescale SPI的帧格式 (单次传输)	321
图 14-8.	SPO=1和SPH=0时Freescale SPI的帧格式 (连续传输)	321
图 14-9.	SPO=1和SPH=1时Freescale SPI的帧格式	322
图 14-10.	MICROWIRE的帧格式 (单帧)	323
图 14-11.	MICROWIRE的帧格式 (连续传输)	324
图 14-12.	MICROWIRE的帧格式, 输入建立和保持时间要求	324
图 15-1.	I ² C 方框图	351
图 15-2.	I ² C 总线配置	351
图 15-3.	起始和停止条件	352
图 15-4.	带有7位地址的完整的数据传输。	352
图 15-5.	首字节的R/S位	352
图 15-6.	在 I ² C 总线的位传输过程中的数据有效性	353
图 15-7.	主机单次发送	356
图 15-8.	主机单次接收	357
图 15-9.	主机突发发送	358

图 15-10.	主机突发接收	359
图 15-11.	在突发发送后主机突发接收	360
图 15-12.	在突发接收后主机突发发送	360
图 15-13.	从机命令序列	361
图 16-1.	模拟比较器模块的结构图	382
图 16-2.	比较单元的结构	383
图 16-3.	比较器内部参考结构	384
图 17-1.	管脚连接图	394
图 20-1.	负载条件	412
图 20-2.	I ² C时序	414
图 20-3.	休眠模块时序	415
图 20-4.	TI帧格式 (FRF=01) 的SSI时序, 单次传输的时序测量	416
图 20-5.	MICROWIRE帧格式 (FRF=10) 的SSI时序, 单次传输	416
图 20-6.	SPI帧格式 (FRF=00) , SPH=1	416
图 20-7.	JTAG测试时钟输入时序	417
图 20-8.	JTAG测试访问端口 (TAP) 时序	418
图 20-9.	JTAG TRST时序	418
图 20-10.	外部复位时序 (\overline{RST})	419
图 20-11.	上电复位时序	419
图 20-12.	掉电复位时序	419
图 20-13.	软件复位时序	419
图 20-14.	看门狗复位时序	419
图 21-1.	100-脚 LQFP封装	420

表格清单

表 1.	文档约定	18
表 3-1.	存储器映射	37
表 4-1.	异常类型	39
表 4-2.	中断	40
表 5-1.	JTAG 端口管脚复位状态	43
表 5-2.	JTAG 指令寄存器命令	47
表 6-1.	系统控制 寄存器映射	56
表 7-1.	休眠模块 寄存器映射	112
表 8-1.	Flash保护策略组合	126
表 8-2.	Flash驻留寄存器	127
表 8-3.	Flash 寄存器映射	128
表 9-1.	GPIO 端口配置实例	152
表 9-2.	GPIO 中断配置实例	153
表 9-3.	GPIO 寄存器映射	154
表 10-1.	可使用的CCP管脚	189
表 10-2.	带预分频器配置的16位定时器	191
表 10-3.	定时器 寄存器映射	197
表 11-1.	看门狗定时器 寄存器映射	224
表 12-1.	序列发生器的采样数和FIFO深度	247
表 12-2.	ADC 寄存器映射	250
表 13-1.	UART 寄存器映射	284
表 14-1.	SSI 寄存器映射	325
表 15-1.	I ² C 主机定时器周期与速率模式的例子	354
表 15-2.	内部集成电路 (I ² C) 接口 寄存器映射	362
表 15-3.	I2CMCS[3:0] 字段的写操作字段说明	366
表 16-1.	比较器0的工作模式	383
表 16-2.	比较器1的工作模式	384
表 16-3.	比较器2的工作模式	384
表 16-4.	内部参考电压和ACREFCTL位域的值	384
表 16-5.	模拟比较器 寄存器映射	386
表 18-1.	按管脚编号排列的信号	395
表 18-2.	按信号名称排列的信号	399
表 18-3.	按功能划分的信号, GPIO除外	403
表 18-4.	GPIO管脚和备用功能	406
表 19-1.	温度特性	408
表 19-2.	热特性	408
表 20-1.	最大额定值	409
表 20-2.	建议的直流工作条件	409
表 20-3.	LDO稳压器特性	410
表 20-4.	详细的功率规范	411
表 20-5.	Flash存储器特性	411
表 20-6.	锁相环 (PLL) 特性	412
表 20-7.	时钟特性	412
表 20-8.	晶体特性	413
表 20-9.	ADC特性	413
表 20-10.	模拟比较器特性	413

表 20-11.	模拟比较器电压参考特性	414
表 20-12.	I ² C 特性	414
表 20-13.	休眠模块特性	414
表 20-14.	SSI 特性	415
表 20-15.	JTAG 特性	417
表 20-16.	GPIO 特性	418
表 20-17.	复位特性	418
表 C-1.	器件订购信息	440

寄存器列表

系统控制	51
寄存器 1: 器件标识0 (DID0) , 偏移量 0x000	58
寄存器 2: 掉电复位控制 (PBORCTL) , 偏移量 0x030	60
寄存器 3: LDO功率控制 (LDOPCTL) , 偏移量 0x034	61
寄存器 4: 原始中断状态 (RIS) , 偏移量 0x050	62
寄存器 5: 中断屏蔽控制 (IMC) , 偏移量 0x054	63
寄存器 6: 屏蔽后中断的状态和清零 (MISC) , 偏移量 0x058	64
寄存器 7: 复位原因 (RESC) , 偏移量 0x05C	65
寄存器 8: 运行模式时钟配置 (RCC) , 偏移量 0x060	66
寄存器 9: XTAL到PLL转换 (PLLCFG) , 偏移量 0x064	69
寄存器 10: 运行模式时钟配置2 (RCC2) , 偏移量 0x070	70
寄存器 11: 深度睡眠时钟配置 (DSLPCLKCFG) , 偏移量 0x144	72
寄存器 12: 器件标识1 (DID1) , 偏移量 0x004	73
寄存器 13: 器件功能0 (DC0) , 偏移量 0x008	75
寄存器 14: 器件功能1 (DC1) , 偏移量 0x010	76
寄存器 15: 器件功能2 (DC2) , 偏移量 0x014	78
寄存器 16: 器件功能3 (DC3) , 偏移量 0x018	80
寄存器 17: 器件功能4 (DC4) , 偏移量 0x01C	82
寄存器 18: 运行模式时钟选通控制寄存器0 (RCGC0) , 偏移量 0x100	83
寄存器 19: 睡眠模式时钟选通控制寄存器0 (SCGC0) , 偏移量 0x110	85
寄存器 20: 深度睡眠模式时钟选通控制寄存器0 (DCGC0) , 偏移量 0x120	87
寄存器 21: 运行模式时钟选通控制寄存器1 (RCGC1) , 偏移量 0x104	89
寄存器 22: 睡眠模式时钟选通控制寄存器1 (SCGC1) , 偏移量 0x114	92
寄存器 23: 深度睡眠模式时钟选通控制寄存器1 (DCGC1) , 偏移量 0x124	95
寄存器 24: 运行模式时钟选通控制寄存器2 (RCGC2) , 偏移量 0x108	98
寄存器 25: 睡眠模式时钟选通控制寄存器2 (SCGC2) , 偏移量 0x118	100
寄存器 26: 深度睡眠模式时钟选通控制寄存器2 (DCGC2) , 偏移量 0x128	102
寄存器 27: 软件复位控制0 (SRCR0) , 偏移量 0x040	104
寄存器 28: 软件复位控制1 (SRCR1) , 偏移量 0x044	105
寄存器 29: 软件复位控制2 (SRCR2) , 偏移量 0x048	107
休眠模块	108
寄存器 1: 休眠RTC计数器 (HIBRTCC) , 偏移量 0x000	113
寄存器 2: 休眠RTC匹配0 (HIBRTCM0) , 偏移量 0x004	114
寄存器 3: 休眠RTC匹配1 (HIBRTCM1) , 偏移量 0x008	115
寄存器 4: 休眠RTC装载 (HIBRTCLD) , 偏移量 0x00C	116
寄存器 5: 休眠控制 (HIBCTL) , 偏移量 0x010	117
寄存器 6: 休眠中断屏蔽 (HIBIM) , 偏移量 0x014	119
寄存器 7: 休眠原始中断状态 (HIBRIS) , 偏移量 0x018	120
寄存器 8: 休眠可屏蔽中断的状态 (HIBMIS) , 偏移量 0x01C	121
寄存器 9: 休眠中断清除 (HIBIC) , 偏移量 0x020	122
寄存器 10: 休眠RTC调整 (HIBRTCT) , 偏移量 0x024	123
寄存器 11: 休眠数据 (HIBDATA) , 偏移量 0x030- 0x12C	124
内部存储器	125
寄存器 1: Flash存储器地址 (FMA) , 偏移量 0x000	130
寄存器 2: Flash存储器数据 (FMD) , 偏移量 0x004	131

寄存器 3:	Flash存储器控制 (FMC) , 偏移量 0x008	132
寄存器 4:	Flash控制器原始中断状态 (FCRIS) , 偏移量 0x00C	134
寄存器 5:	Flash控制器中断屏蔽 (FCIM) , 偏移量 0x010	135
寄存器 6:	Flash控制器可屏蔽中断的状态和清除 (FCMISC) , 偏移量 0x014	136
寄存器 7:	USec重装 (USECRL) , 偏移量 0x140	137
寄存器 8:	Flash存储器保护读使能0 (FMPRE0) , 偏移量 0x130 and(cn) 0x200	138
寄存器 9:	Flash存储器保护编程使能0 (FMPPE0) , 偏移量 0x134 and(cn) 0x400	139
寄存器 10:	用户调试 (USER_DBG) , 偏移量 0x1D0	140
寄存器 11:	用户寄存器0 (USER_REG0) , 偏移量 0x1E0	141
寄存器 12:	用户寄存器1 (USER_REG1) , 偏移量 0x1E4	142
寄存器 13:	Flash存储器保护读使能1 (FMPRE1) , 偏移量 0x204	143
寄存器 14:	Flash存储器保护读使能2 (FMPRE2) , 偏移量 0x208	144
寄存器 15:	Flash存储器保护读使能3 (FMPRE3) , 偏移量 0x20C	145
寄存器 16:	Flash存储器保护编程使能1 (FMPPE1) , 偏移量 0x404	146
寄存器 17:	Flash存储器保护编程使能2 (FMPPE2) , 偏移量 0x408	147
寄存器 18:	Flash存储器保护编程使能3 (FMPPE3) , 偏移量 0x40C	148
通用输入/输出端口 (GPIO)	149
寄存器 1:	GPIO 数据 (GPIODATA) , 偏移量 0x000	156
寄存器 2:	GPIO 方向 (GPIODIR) , 偏移量 0x400	157
寄存器 3:	GPIO 中断检测 (GPIOIS) , 偏移量 0x404	158
寄存器 4:	GPIO 中断双边沿 (GPIOIBE) , 偏移量 0x408	159
寄存器 5:	GPIO 中断事件 (GPIOEV) , 偏移量 0x40C	160
寄存器 6:	GPIO 中断屏蔽 (GPIOIM) , 偏移量 0x410	161
寄存器 7:	GPIO 原始中断状态 (GPIORIS) , 偏移量 0x414	162
寄存器 8:	GPIO 屏蔽后的中断状态 (GIOMIS) , 偏移量 0x418	163
寄存器 9:	GPIO 中断清除 (GPIOICR) , 偏移量 0x41C	164
寄存器 10:	GPIO 备用功能选择 (GPIOAFSEL) , 偏移量 0x420	165
寄存器 11:	GPIO 2-mA 驱动选择 (GPIODR2R) , 偏移量 0x500	166
寄存器 12:	GPIO 4-mA 驱动选择 (GPIODR4R) , 偏移量 0x504	167
寄存器 13:	GPIO 8-mA 驱动选择 (GPIODR8R) , 偏移量 0x508	168
寄存器 14:	GPIO 开漏选择 (GPIOODR) , 偏移量 0x50C	169
寄存器 15:	GPIO 上拉选择 (GPIOPUR) , 偏移量 0x510	170
寄存器 16:	GPIO 下拉选择 (GIOPDR) , 偏移量 0x514	171
寄存器 17:	GPIO 斜率控制选择 (GPIOSLR) , 偏移量 0x518	172
寄存器 18:	GPIO 数字使能 (GPIODEN) , 偏移量 0x51C	173
寄存器 19:	GPIO 锁定 (GPIOLOCK) , 偏移量 0x520	174
寄存器 20:	GPIO 确认 (GPIOCR) , 偏移量 0x524	175
寄存器 21:	GPIO 外设标识4 (GPIOPeriphID4) , 偏移量 0xFD0	176
寄存器 22:	GPIO 外设标识 5 (GPIOPeriphID5) , 偏移量 0xFD4	177
寄存器 23:	GPIO 外设标识 6 (GPIOPeriphID6) , 偏移量 0xFD8	178
寄存器 24:	GPIO 外设标识7 (GPIOPeriphID7) , 偏移量 0xFDC	179
寄存器 25:	GPIO 外设标识0 (GPIOPeriphID0) , 偏移量 0xFE0	180
寄存器 26:	GPIO 外设标识1 (GPIOPeriphID1) , 偏移量 0xFE4	181
寄存器 27:	GPIO 外设标识2 (GPIOPeriphID2) , 偏移量 0xFE8	182
寄存器 28:	GPIO 外设标识3 (GPIOPeriphID3) , 偏移量 0xFEC	183
寄存器 29:	GPIO PrimeCell 标识0 (GPIOCellID0) , 偏移量 0xFF0	184
寄存器 30:	GPIO PrimeCell 标识1 (GPIOCellID1) , 偏移量 0xFF4	185
寄存器 31:	GPIO PrimeCell 标识2 (GPIOCellID2) , 偏移量 0xFF8	186

寄存器 32:	GPIO PrimeCell 标识3 (GPIOPCellID3) , 偏移量 0xFFC	187
通用定时器	188
寄存器 1:	GPTM 配置 (GPTMCFG) , 偏移量 0x000	199
寄存器 2:	GPTM TimerA 模式 (GPTMTAMR) , 偏移量 0x004	200
寄存器 3:	GPTM TimerB 模式 (GPTMTBMR) , 偏移量 0x008	202
寄存器 4:	GPTM 控制 (GPTMCTL) , 偏移量 0x00C	204
寄存器 5:	GPTM 中断屏蔽 (GPTMIMR) , 偏移量 0x018	207
寄存器 6:	GPTM 原始中断状态 (GPTMRIS) , 偏移量 0x01C	209
寄存器 7:	GPTM 屏蔽后的中断状态 (GPTMMIS) , 偏移量 0x020	210
寄存器 8:	GPTM 中断清零 (GPTMICR) , 偏移量 0x024	211
寄存器 9:	GPTM TimerA 间隔装载 (GPTMTAILR) , 偏移量 0x028	213
寄存器 10:	GPTM TimerB 间隔装载 (GPTMTBILR) 寄存器, 偏移量 0x02C	214
寄存器 11:	GPTM TimerA 匹配 (GPTMTAMATCHR) , 偏移量 0x030	215
寄存器 12:	GPTM TimerB 匹配 (GPTMTBMATCHR) , 偏移量 0x034	216
寄存器 13:	GPTM TimerA 预分频 (GPTMTAPR) , 偏移量 0x038	217
寄存器 14:	GPTM TimerB 预分频 (GPTMTBPR) , 偏移量 0x03C	218
寄存器 15:	GPTM TimerA 预分频匹配 (GPTMTAPMR) , 偏移量 0x040	219
寄存器 16:	GPTM TimerB 预分频匹配 (GPTMTBPMR) , 偏移量 0x044	220
寄存器 17:	GPTM TimerA (GPTMTAR) , 偏移量 0x048	221
寄存器 18:	GPTM TimerB (GPTMTBR) , 偏移量 0x04C	222
看门狗定时器	223
寄存器 1:	看门狗装载 (WDTLOAD) , 偏移量 0x000	226
寄存器 2:	看门狗值 (WDTVALUE) , 偏移量 0x004	227
寄存器 3:	看门狗控制 (WDTCTL) , 偏移量 0x008	228
寄存器 4:	看门狗中断清零 (WDTICR) , 偏移量 0x00C	229
寄存器 5:	看门狗原始中断状态 (WDTRIS) , 偏移量 0x010	230
寄存器 6:	看门狗屏蔽后的中断状态 (WDTMIS) , 偏移量 0x014	231
寄存器 7:	看门狗测试 (WDTTEST) , 偏移量 0x418	232
寄存器 8:	看门狗锁定 (WDTLOCK) , 偏移量 0xC00	233
寄存器 9:	看门狗外设标识 4 (WDTPeriphID4) , 偏移量 0xFD0	234
寄存器 10:	看门狗外设标识 5 (WDTPeriphID5) , 偏移量 0xFD4	235
寄存器 11:	看门狗外设标识 6 (WDTPeriphID6) , 偏移量 0xFD8	236
寄存器 12:	看门狗外设标识 7 (WDTPeriphID7) , 偏移量 0xFDC	237
寄存器 13:	看门狗外设标识 0 (WDTPeriphID0) , 偏移量 0xFE0	238
寄存器 14:	看门狗外设标识 1 (WDTPeriphID1) , 偏移量 0xFE4	239
寄存器 15:	看门狗外设标识 2 (WDTPeriphID2) , 偏移量 0xFE8	240
寄存器 16:	看门狗外设标识 3 (WDTPeriphID3) , 偏移量 0xFEC	241
寄存器 17:	看门狗PrimeCell标识 0 (WDTPCellID0) , 偏移量 0xFF0	242
寄存器 18:	看门狗PrimeCell标识 1 (WDTPCellID1) , 偏移量 0xFF4	243
寄存器 19:	看门狗PrimeCell标识 2 (WDTPCellID2) , 偏移量 0xFF8	244
寄存器 20:	看门狗PrimeCell标识 3 (WDTPCellID3) , 偏移量 0xFFC	245
模数转换器(ADC)	246
寄存器 1:	ADC 有效采样序列发生器 (ADCACTSS) , 偏移量 0x000	252
寄存器 2:	ADC 原始中断状态 (ADCRIS) , 偏移量 0x004	253
寄存器 3:	ADC 中断屏蔽 (ADCIM) , 偏移量 0x008	254
寄存器 4:	ADC 中断状态和清零 (ADCISC) , 偏移量 0x00C	255
寄存器 5:	ADC 上溢状态 (ADCOSTAT) , 偏移量 0x010	256
寄存器 6:	ADC 事件多路复用器选择 (ADCEMUX) , 偏移量 0x014	257

寄存器 7:	ADC下溢状态 (ADCUSTAT) , 偏移量 0x018	260
寄存器 8:	ADC采样序列发生器优先级 (ADCSSPRI) , 偏移量 0x020	261
寄存器 9:	ADC处理器采样序列启动 (ADCPSSI) , 偏移量 0x028	262
寄存器 10:	ADC采样平均控制 (ADCSAC) , 偏移量 0x030	263
寄存器 11:	ADC采样序列输入多路复用器选择0 (ADCSSMUX0) , 偏移量 0x040	264
寄存器 12:	ADC采样序列控制0 (ADCSSCTL0) , 偏移量 0x044	266
寄存器 13:	ADC采样序列结果FIFO 0 (ADCSS FIFO0) , 偏移量 0x048	269
寄存器 14:	ADC采样序列结果FIFO 1 (ADCSS FIFO1) , 偏移量 0x068	269
寄存器 15:	ADC采样序列结果FIFO 2 (ADCSS FIFO2) , 偏移量 0x088	269
寄存器 16:	ADC采样序列结果FIFO 3 (ADCSS FIFO3) , 偏移量 0x0A8	269
寄存器 17:	ADC采样序列FIFO 0 状态 (ADCSSFSTAT0) , 偏移量 0x04C	270
寄存器 18:	ADC采样序列FIFO 1 状态 (ADCSSFSTAT1) , 偏移量 0x06C	270
寄存器 19:	ADC采样序列FIFO 2 状态 (ADCSSFSTAT2) , 偏移量 0x08C	270
寄存器 20:	ADC采样序列FIFO 3 状态 (ADCSSFSTAT3) , 偏移量 0x0AC	270
寄存器 21:	ADC采样序列输入多路复用器选择1 (ADCSSMUX1) , 偏移量 0x060	271
寄存器 22:	ADC采样序列输入多路复用器选择2 (ADCSSMUX2) , 偏移量 0x080	271
寄存器 23:	ADC采样序列控制1 (ADCSSCTL1) , 偏移量 0x064	272
寄存器 24:	ADC采样序列控制2 (ADCSSCTL2) , 偏移量 0x084	272
寄存器 25:	ADC采样序列输入多路复用器选择3 (ADCSSMUX3) , 偏移量 0x0A0	274
寄存器 26:	ADC采样序列控制3 (ADCSSCTL3) , 偏移量 0x0A4	275
寄存器 27:	ADC测试模式回送 (ADCTMLB) , 偏移量 0x100	276
通用异步收发器 (UART)		278
寄存器 1:	UART数据 (UARTDR) , 偏移量 0x000	285
寄存器 2:	UART接收状态/错误清除 (UARTRSR/ UARTECR) , 偏移量 0x004	287
寄存器 3:	UART标志 (UARTFR) , 偏移量 0x018	289
寄存器 4:	UART IrDA 低功耗寄存器 (UARTILPR) , 偏移量 0x020	290
寄存器 5:	UART整数波特率除数 (UARTIBRD) , 偏移量 0x024	291
寄存器 6:	UART小数波特率除数 (UARTFBRD) , 偏移量 0x028	292
寄存器 7:	UART线控 (UARTLCRH) , 偏移量 0x02C	293
寄存器 8:	UART控制 (UARTCTL) , 偏移量 0x030	295
寄存器 9:	UART中断的FIFO深度选择 (UARTIFLS) , 偏移量 0x034	297
寄存器 10:	UART中断屏蔽 (UARTIM) , 偏移量 0x038	298
寄存器 11:	UART原始中断状态 (UARTRIS) , 偏移量 0x03C	300
寄存器 12:	UART屏蔽后的中断状态 (UARTMIS) , 偏移量 0x040	301
寄存器 13:	UART中断清除 (UARTICR) , 偏移量 0x044	302
寄存器 14:	UART外设标识4 (UARTPeriphID4) , 偏移量 0xFD0	304
寄存器 15:	UART外设标识5 (UARTPeriphID5) , 偏移量 0xFD4	305
寄存器 16:	UART外设标识6 (UARTPeriphID6) , 偏移量 0xFD8	306
寄存器 17:	UART外设标识7 (UARTPeriphID7) , 偏移量 0xFDC	307
寄存器 18:	UART外设标识0 (UARTPeriphID0) , 偏移量 0xFE0	308
寄存器 19:	UART外设标识1 (UARTPeriphID1) , 偏移量 0xFE4	309
寄存器 20:	UART外设标识2 (UARTPeriphID2) , 偏移量 0xFE8	310
寄存器 21:	UART外设标识3 (UARTPeriphID3) , 偏移量 0xFEC	311
寄存器 22:	UART PrimeCell 标识0 (UARTPCellID0) , 偏移量 0xFF0	312
寄存器 23:	UART PrimeCell 标识1 (UARTPCellID1) , 偏移量 0xFF4	313
寄存器 24:	UART PrimeCell 标识2 (UARTPCellID2) , 偏移量 0xFF8	314
寄存器 25:	UART PrimeCell 标识3 (UARTPCellID3) , 偏移量 0xFFC	315

同步串行接口 (SSI)	316
寄存器 1: SSI控制0 (SSICR0) , 偏移量 0x000	327
寄存器 2: SSI控制1 (SSICR1) , 偏移量 0x004	329
寄存器 3: SSI数据 (SSIDR) , 偏移量 0x008	331
寄存器 4: SSI状态 (SSISR) , 偏移量 0x00C	332
寄存器 5: SSI时钟预分频 (SSICPSR) , 偏移量 0x010	334
寄存器 6: SSI中断屏蔽 (SSIIM) , 偏移量 0x014	335
寄存器 7: SSI原始中断状态 (SSIRIS) , 偏移量 0x018	336
寄存器 8: SSI屏蔽后的中断状态 (SSIMIS) , 偏移量 0x01C	337
寄存器 9: SSI中断清零 (SSIICR) , 偏移量 0x020	338
寄存器 10: SSI外设标识4 (SSIPeriphID4) , 偏移量 0xFD0	339
寄存器 11: SSI外设标识 5 (SSIPeriphID5) , 偏移量 0xFD4	340
寄存器 12: SSI外设标识6 (SSIPeriphID6) , 偏移量 0xFD8	341
寄存器 13: SSI外设标识7 (SSIPeriphID7) , 偏移量 0xFDC	342
寄存器 14: SSI外设标识0 (SSIPeriphID0) , 偏移量 0xFE0	343
寄存器 15: SSI外设标识 1 (SSIPeriphID1) , 偏移量 0xFE4	344
寄存器 16: SSI外设标识 2 (SSIPeriphID2) , 偏移量 0xFE8	345
寄存器 17: SSI外设标识 3 (SSIPeriphID3) , 偏移量 0xFEC	346
寄存器 18: SSI PrimeCell标识0 (SSIPCellID0) , 偏移量 0xFF0	347
寄存器 19: SSI PrimeCell标识1 (SSIPCellID1) , 偏移量 0xFF4	348
寄存器 20: SSI PrimeCell标识2 (SSIPCellID2) , 偏移量 0xFF8	349
寄存器 21: SSI PrimeCell标识3 (SSIPCellID3) , 偏移量 0xFFC	350
内部集成电路 (I²C) 接口	351
寄存器 1: I ² C 主机从地址 (I2CMSA) , 偏移量 0x000	363
寄存器 2: I ² C 主机控制/状态 (I2CMCS) , 偏移量 0x004	364
寄存器 3: I ² C 主机数据 (I2CMDR) , 偏移量 0x008	367
寄存器 4: I ² C 主机定时器周期 (I2CMTPR) , 偏移量 0x00C	368
寄存器 5: I ² C 主机中断屏蔽 (I2CMIMR) , 偏移量 0x010	369
寄存器 6: I ² C 主机原始中断状态 (I2CMRIS) , 偏移量 0x014	370
寄存器 7: I ² C 主机屏蔽后的中断状态 (I2CMMIS) , 偏移量 0x018	371
寄存器 8: I ² C 主机中断清除 (I2CMICR) , 偏移量 0x01C	372
寄存器 9: I ² C 主机配置 (I2CMCR) , 偏移量 0x020	373
寄存器 10: I ² C 从机自身地址 (I2CSOAR) , 偏移量 0x000	374
寄存器 11: I ² C 从机控制/状态 (I2CSCSR) , 偏移量 0x004	375
寄存器 12: I ² C 从机数据 (I2CSDR) , 偏移量 0x008	377
寄存器 13: I ² C 从机中断屏蔽 (I2CSIMR) , 偏移量 0x00C	378
寄存器 14: I ² C 从机原始中断状态 (I2CSRIS) , 偏移量 0x010	379
寄存器 15: I ² C 从机屏蔽后的中断状态 (I2CSMIS) , 偏移量 0x014	380
寄存器 16: I ² C 从机中断清除 (I2CSICR) , 偏移量 0x018	381
模拟比较器	382
寄存器 1: 模拟比较器屏蔽后的中断状态 (ACMIS) , 偏移量 0x00	387
寄存器 2: 模拟比较器原始中断状态 (ACRIS) , 偏移量 0x04	388
寄存器 3: 模拟比较器中断使能 (ACINTEN) , 偏移量 0x08	389
寄存器 4: 模拟比较器参考电压控制 (ACREFCTL) , 偏移量 0x10	390
寄存器 5: 模拟比较器状态0 (ACSTAT0) , 偏移量 0x20	391
寄存器 6: 模拟比较器状态1 (ACSTAT1) , 偏移量 0x40	391
寄存器 7: 模拟比较器状态2 (ACSTAT2) , 偏移量 0x60	391

寄存器 8:	模拟比较器控制0 (ACCTL0) , 偏移量 0x24	392
寄存器 9:	模拟比较器控制1 (ACCTL1) , 偏移量 0x44	392
寄存器 10:	模拟比较器控制2 (ACCTL2) , 偏移量 0x64	392

关于本文档

该数据手册提供 LM3S1138 微控制器的参考信息，描述围绕 ARM® Cortex™-M3 内核设计的片上系统 (SoC) 器件的功能模块。

读者

本手册的受众是系统软件开发人员、硬件设计人员和应用设计人员。

关于本手册

本文档分成多个章节，每个章节与主要的特性相对应。

相关文档

以下文档作为该数据手册的参考文档，可从CD或Luminary Micro网站www.luminarmicro.com中获得：

- **ARM® Cortex™-M3 技术参考手册**
- **ARM® CoreSight 技术参考手册**
- **ARM® v7-M 结构应用层参考手册**

本数据手册也可参考下列相关文档：

- **IEEE 标准 1149.1-测试访问端口和边界扫描结构**

这个文献列表的实时性根据发布的日期来判断。包括应用笔记和白皮书在内的其它文献请登陆Luminary Micro网站核对。

文档约定

本文档使用的约定如表 1 在 18页所示。

表 1. 文档约定

表示法	含义
通用寄存器的表示法	
寄存器	APB寄存器用大写的粗体表示。例如， PBORCTL 是上电和掉电复位控制寄存器。如果一个寄存器名称包含一个小写的n，它就代表了多个寄存器。例如， SRCRn 代表了下面3个软件复位控制寄存器的任何一个或全部： SRCR0 , SRCR1 和 SRCR2 。
位	寄存器的一个位。
位域	2个或更多连续和相关联的位。
偏移量 0xnnn	寄存器地址的一个十六进制增量，增量是相对“存储器映射”在 37页中指定的模块基址而言的。
寄存器 N	为了方便引用，在整篇文档中，寄存器被顺序编号。寄存器编号对软件没有意义。
保留	标注保留的寄存器位保留下来供将来使用。在大多数情况下，保留位被设置成0；但是，用户软件不应当依赖保留位的值。为了使软件兼容未来的器件，保留位的值应当在读-修改-写过程中保留下来。
yy:xx	寄存器位的范围从xx到yy（xx和yy包括在内）。例如，31:15表示相应寄存器的位15到31。
寄存器 位/域 类型	寄存器位框图中的这个值指明了在控制器上运行的软件是否能改变位域的值。
RC	软件可以读取这个域。位/域在被读取之后由硬件清零。
RO	软件可以读取这个域。始终写入芯片复位值。

表示法	含义
R/W	软件可以读或写这个域。
R/W1C	软件可以读或写这个域。向W1C位写入0不影响寄存器中的位值。写入1清零寄存器中位的值；剩余的位保持变。 这个寄存器类型主要用来清零中断状态位，执行读操作来提供中断状态，写入读取的值只清除在读寄存器时被报告的中断。
W1C	软件可以写这个域。向W1C位写入0不影响寄存器中的位值。写入1清零寄存器中位的值；剩余的位保持变。读寄存器返回的数据没有意义。 这个寄存器通常用来自清零中断寄存器中相应的位。
WO	只有软件的写操作才有效；读寄存器返回的数据没有意义。
寄存器 位/域 复位值	寄存器位框图中的这个值是任何复位后的位/域值，但特别注明的除外。
0	芯片复位时位被清零。
1	芯片复位时位被置1。
-	不确定。
管脚/信号表示法	
[]	管脚备用功能；管脚默认用作不带方括号的信号。
管脚	参考封装上的物理连接。
信号	参考管脚的电气信号编码。
使一个信号有效	将信号的值从逻辑假状态变为逻辑真状态。对于高电平有效的信号，有效的信号值为1（高）；对于低电平有效的信号，有效的信号值为0（低）。有效极性（高或低）由信号名称来定义（见下面的SIGNAL和SIGNAL）。
使一个信号无效	将信号的值从逻辑真状态变为逻辑假状态。
SIGNAL	信号名称采用大写字母，使用Courier字体。信号名称带有上横线表示该信号低有效。使SIGNAL有效就将其驱动为低电平；使SIGNAL无效就将其驱动为高电平。
SIGNAL	信号名称采用大写字母，使用Courier字体。高有效的信号没有上横线。使SIGNAL有效就将其驱动为高电平；使SIGNAL无效就将其驱动为低电平。
数值	
X	大写的X表示几个值都是可取的，此处的X可以是任何合法的样式。例如，二进制值0X00可以是0100或0000，十六进制值0xX可以是0x0或0x1，等等。
0x	十六进制值带有前缀0x。例如，0x00FF是十六进制值FF。 寄存器表中的所有其它数假设为二进制。在概念信息中，二进制数用一个b后缀表示，例如，1011b，写十进制数无需前缀或后缀。

1 结构概述

Luminary Micro公司 Stellaris®所提供一系列的微控制器是首款基于ARM® Cortex™-M3的控制器，它们为对成本尤其敏感的嵌入式微控制器应用方案带来了高性能的32位运算能力。这些具备领先技术的芯片使用户能够以传统的8位和16位器件的价位来享受32位的性能，而且所有型号都是以小占位面积的封装形式提供。

该 Stellaris® 系列芯片能够提供高效的性能、广泛的集成功能以及按照要求定位的选择，适用于各种关注成本并明确要求具有的过程控制以及连接能力的应用方案。该Stellaris® LM3S1000 系列使用更大的片上存储器、增强型电源管理和扩展I/O以及控制功能来扩展Stellaris®家族。该Stellaris® LM3S2000 系列是针对控制器局域网（CAN）应用方案而设计的一组芯片，它在Stellaris系列芯片的基础上扩展了Bosch CAN网络技术——短距离工业网络里的黄金标准。该Stellaris® LM3S2000 系列芯片还标志着先进的Cortex-M3内核和CAN能力的首次结合运用。该Stellaris® LM3S6000 系列芯片结合了10/100以太网媒体访问控制（MAC）以及物理层（PHY），标志着ARM Cortex-M3 MCU 已经具备集成连接能力，还是唯一集成了10/100以太网MAC和PHY物理层的ARM架构MCU。该 Stellaris® LM3S8000 系列结合了 Bosch 控制器局域网技术和 10/100 以太网媒体访问控制(MAC)以及物理 (PHY) 层。

该LM3S1138 微控制器是针对工业应用方案而设计的，包括远程监控、电子贩售机、测试和测量设备、网络设备和交换机、工厂自动化、HVAC和建筑控制、游戏设备、运动控制、医疗器械、以及火警安防。

至于那些对功耗有特别要求的应用方案，LM3S1138微控制器还具有一个电池备用的休眠模块，从而有效的使LM3S1138芯片在未被激活的时候进入低功耗状态。一个上电/掉电序列发生器、连续的时间计数器（RTC）、一对匹配寄存器、一个到系统总线的APB接口以及专用的非易失性存储器、休眠模块等功能组件使LM3S1138微控制器极其适合用在电池的应用中。

除此之外，该LM3S1138微控制器的优势还在于能够方便的运用多种ARM的开发工具和片上系统（SoC）的底层IP应用方案，以及广大的用户群体。另外，该微控制器使用了兼容ARM的Thumb®指令集的Thumb2指令集来减少存储容量的需求，并以此达到降低成本的目的。最后，LM3S1138微控制器与Stellaris®系列的所有成员是代码兼容的，这为用户提供了灵活性，能够适应各种精确的需求。

为了能够帮助用户产品快速的上市，Luminary Micro公司提供了一整套的解决方案，包括评估和开发用的板卡、白皮书和应用笔记、方便使用的外设驱动程序库、以及强劲的支持、销售和分销网络。

1.1 产品特性

该LM3S1138微控制器包括下列的产品特性：

- 32位RISC性能
 - 采用为小封装应用方案而优化的 32位ARM® Cortex™-M3 v7M架构。
 - 提供系统时钟、包括一个简单的24位写清零、递减、自装载计数器，同时具有灵活的控制机制
 - 仅采用与Thumb®兼容的Thumb-2指令集以获取更高的代码密度
 - 工作频率为50-MHz
 - 硬件除法和单周期乘法
 - 集成嵌套向量中断控制器（NVIC），使中断的处理更为简捷

- 34 中断具有8个优先等级
- 带存储器保护单元 (**MPU**) , 提供特权模式来保护操作系统的功能
- 非对齐式数据访问, 使数据能够更为有效的安置到存储器中
- 精确的位操作 (**bit-banding**) , 不仅最大限度的利用了存储器空间而且还改良了对外设的控制
- 内部存储器
 - 64 KB单周期Flash
 - 可由用户管理 对flash块的保护, 以2KB为单位
 - 可由用户管理对flash的编程
 - 可由用户定义和管理的flash保护块
 - 16 KB单周期访问的SRAM
- 通用定时器
 - 4个通用定时器模块(**GPTM**), 每个提供2个16-位定时器。每个 GPTM 可被独立配置进行操作:
 - 作为一个32位定时器
 - 作为一个32位的实时时钟 (**RTC**) 来捕获事件
 - 用于脉宽调解器 (**PWM**)
 - 触发模数转换
 - 32位定时器模式
 - 可编程单次触发定时器
 - 可编程周期定时器
 - 当接入32.768-KHz外部时钟输入时可作为实时时钟使用
 - 在调试期间, 当控制器发出**CPU**暂停标志时, 在周期和单次触发模式中用户可以使能中止。
 - **ADC**事件触发器
 - 16位定时器模式
 - 通用定时器功能, 并带一个8位的预分频器
 - 可编程单次触发定时器
 - 可编程周期定时器
 - 在调试的时候, 当控制器发出**CPU**暂停标志时, 用户可设定暂停周期或者单次模式下的计数

- ADC事件触发器
 - 16位输入捕获模式
 - 提供输入边沿计数捕获功能
 - 提供输入边沿时间捕获功能
 - 16位PWM模式
 - 简单的PWM模式，对PWM信号输出的取反可由软件编程决定
- 兼容ARM FiRM的看门狗定时器
 - 32位向下计数器，带可编程的装载寄存器
 - 带使能功能的独立看门狗时钟
 - 带中断屏蔽功能的可编程中断产生逻辑
 - 软件跑飞时可锁定寄存器以提供保护
 - 带使能/禁能的复位产生逻辑
 - 在调试的时候，当控制器发出CPU暂停标志时，用户可以设定暂停定时器的周期
- 同步串行接口 (SSI)
 - 两个SSI模块，每个都具有以下的特点：
 - 主机或者从机方式运作
 - 可编程控制的时钟位速率和预分频
 - 独立的发送和接收FIFO，8X16位宽的深度
 - 可编程控制的接口，可与Freescale的SPI接口，MICROWIRE或者TI器件的同步串行接口相连
 - 可编程决定数据帧大小，范围为4到16位
 - 内部循环自检模式可用于诊断/调试
- UART
 - 3个完全可编程的16C550-type UART，支持IrDA
 - 带有独立的16x8发送 (TX) 以及16x12接收 (RX) FIFO，可减轻CPU中断服务的负担
 - 可编程的波特率产生器，并带有分频器
 - 可编程设置FIFO长度，包括1字节深度的操作，以提供传统的双缓冲接口。
 - FIFO 触发水平可设为1/8, 1/4, 1/2, 3/4 和 7/8
 - 标准异步通信位：开始位、停止位、奇偶位

- 无效起始位检测
- 行中止的产生和检测
- ADC
 - 独立和差分输入配置
 - 用作单端输入时有8个10位的通道（输入）
 - 采样速率为1,000,000次/秒
 - 灵活、可配置的模数转换
 - 4个可编程的采样转换序列，1到8个入口长，每个序列均带有相应的转换结果FIFO
 - 每个序列都可以由软件或者内部事件（定时器，模拟比较器，或GPIO）触发
 - 片上温度传感器
- 模拟比较器
 - 3个独立集成的模拟比较器
 - 可以把输出配置为：驱动输出管脚、产生中断或启动ADC采样序列
 - 比较两个外部管脚输入或者将外部管脚输入与内部可编程参考电压相比较
- I²C
 - 两个I²C模块
 - 在标准模式下主机和从机接收和发送操作的速度可达100Kbps，在快速模式下可达400Kbps
 - 中断的产生
 - 主机带有仲裁和时钟同步功能、支持多个主机、以及7位寻址模式
- GPIO
 - 高达9-46个GPIO，具体数目取决于配置
 - 输入/输出可承受5V
 - 中断产生可编程为边沿触发或电平检测
 - 在读和写操作中通过地址线进行位屏蔽
 - 可启动一个ADC采样序列
 - GPIO端口配置的可编程控制
 - 弱上拉或下拉电阻
 - 2mA、4mA和8mA端口驱动
 - 8-mA驱动的斜率控制

- 开漏使能
- 数字输入使能
- 功率
 - 片内低压差 (LDO) 稳压器，具有可编程的输出电压，用户可调节的范围为2.25V到2.75V
 - 休眠模块处理3.3V通电/断电序列，并控制内核的数字逻辑和模拟电路
 - 控制器的低功耗模式：睡眠模式和深度睡眠模式
 - 外设的低功耗模式：软件控制单个外设的关断
 - LDO带有检测不可调整电压和自动复位的功能，可由用户控制使能
 - 3.3V电源掉电检测，可通过中断或复位来报告
- 灵活的复位源
 - 上电复位
 - 复位管脚有效
 - 掉电 (BOR) 检测器向系统发出电源下降的警报
 - 软件复位
 - 看门狗定时器复位
 - 内部低压差 (LDO) 稳压器输出变为不可调整
- 其他特性
 - 6个复位源
 - 可编程的时钟源控制
 - 可对单个外设的时钟进行选通以节省功耗
 - 遵循IEEE 1149.1-1990标准的测试访问端口 (TAP) 控制器
 - 通过JTAG和串行线接口进行调试访问
 - 完整的JTAG边界扫描
- 工业范围内遵循RoHS标准的100脚LQFP封装

1.2 目标应用


- 远程监控
- 电子销售点机器 (POS)
- 测试和测量仪器
- 网络应用和交换机

- 工厂自动化
- HVAC和楼宇控制
- 游戏设备
- 运动控制
- 医疗器械
- 火警和安防用具
- 功耗和能源
- 运输业

1.3 高级方框图

图 1-1 在 26页表示在 Stellaris® 1000 系列器件中的全部特性；不是所有特性在LM3S1138微控制器中都可以使用。

图 1-1. Stellaris® 1000 系列高级方框图



1.4 功能概述

下面的小节给出了LM3S1138微控制器特性的概述。括号中的页码编号指出该特性将在哪一章中详细描述。订购和支持信息可在“订购和联系信息”在 440 页中找到。

1.4.1 ARM Cortex™-M3

1.4.1.1 处理器内核 (见32页)

Stellaris®产品系列的所有成员（包括LM3S1138微控制器）都是围绕ARM Cortex™-M3处理器内核来设计的。ARM Cortex-M3处理器为满足小存储要求解决方案、简化管脚数以及低功耗三方面要求的高性能、低成本平台提供一个内核，与此同时，它还提供了出色的计算性能和优越的系统系统中断响应能力。

“ARM Cortex-M3处理器内核”在32页提供ARM内核的概述，内核的详细描述请见ARM® Cortex™-M3技术参考手册。

1.4.1.2 系统定时器 (SysTick)

Cortex-M3集成了一个系统定时器，SysTick。SysTick给一个简单的24位写清零、递减、计数到零时重装的计数器提供灵活的控制机制。该计数器有几种使用方法，例如：

- 用作一个RTOS时钟节拍定时器，以编程设定的速率（例如，100Hz）启动，调用一个SysTick程序。
- 用作一个使用系统时钟的高速报警定时器。
- 用作一个速率可变的报警或信号定时器——它的工作时间取决于使用的参考时钟和计数器的动态范围。
- 用作一个简单的计数器。软件可以使用这个定时器来测量完成操作的时间或操作用掉的时间。
- 一个根据未到达/到达的时间（missing/meeting durations）来控制的内部时钟。作为动态时钟管理控制循环的一部分，控制和状态寄存器中的COUNTFLAG位域可以用来决定某项操作是否在规定的时间内完成。

1.4.1.3 嵌套向量中断控制器 (NVIC)

LM3S1138控制器包含ARM Cortex-M3内核中的ARM嵌套向量中断控制器（NVIC）。NVIC和Cortex-M3将区分所有异常的优先等级并对其进行处理。所有的异常都是在处理模式中处理的。在出现异常时，处理器的状态会自动存储到堆栈，并且在中断服务程序（ISR）结束时自动从堆栈中恢复。取出向量和保存状态是同时进行的，这样便可以高效地进入中断。处理器还支持末尾连锁，这使处理器无需保存和恢复状态便可执行两个连续的中断。软件可在7个异常（系统处理程序）和34个中断上设置8个优先级。

“中断”在39页提供对NVIC控制器和中断映射的概述。异常和中断的详情请参阅ARM® Cortex™-M3技术参考手册。

1.4.2 电机控制外设

为了加强电机控制，LM3S1138控制器包含脉宽调制（PWM）输出。

1.4.2.1 PWM

脉宽调制是一种对模拟信号电平进行数字编码的强大技术。使用高分辨率计数器来产生方波，并且通过调整方波的占空比来对模拟信号进行编码。典型的应用包括开关电源和电机控制。

在LM3S1138上，PWM运动控制功能可通过以下实现：

- 使用CCP管脚的通用定时器的运动控制特性

CCP管脚 (见193页)

通用定时器模块的CCP (捕获比较PWM) 管脚可由软件编程来支持简单的PWM模式，在该模式中PWM信号的输出反相可由软件编程控制。

1.4.3 模拟外设

为了处理模拟信号，LM3S1138微控制器提供了一个模数转换器 (ADC)。

为了支持模拟信号，LM3S1138微控制器提供3个模拟比较器。

1.4.3.1 ADC (见246页)

模数转换器 (ADC) 是一个把连续的模拟电压转换为离散的数字量的外设。

该LM3S1138 ADC模块的转换分辨率为10位，支持8个输入通道以及1个内部温度传感器。4个带缓冲的采样序列无需使用控制器，就可以对8个模拟输入源进行快速采样。每个采样序列均可以灵活编程，其输入源、触发事件、中断的产生和序列的优先级都是可以配置的。

1.4.3.2 模拟比较器 (见382页)

模拟比较器是比较两个模拟电压，并提供一个逻辑输出表示比较结果的外设。

该LM3S1138微控制器提供3个独立集成的模拟比较器，这些模拟比较器可配置为驱动输出或产生中断或ADC事件。

比较器可以把测试电压与下列任何一种电压进行比较：

- 单个外部参考电压
- 一个共用的外部参考电压
- 一个共用的内部参考电压

比较器可以向器件管脚提供输出信号，以代替板上的模拟比较器；比较器还可以通过中断信号或触发ADC来通知应用程序，使其启动捕获采样序列。中断的产生和ADC的触发逻辑是相互独立的。这就意味者，例如，中断可以在上升沿产生，而ADC却在下降沿触发。

1.4.4 串行通信外设

该LM3S1138控制器支持异步和同步串行通信：

- 3个完全可编程的16C550型UART
- 2个SSI模块
- 2个I²C模块

1.4.4.1 UART (见278页)

通用异步收发器 (UART) 是一个用于RS232C串行通信的集成电路，它带有一个发送器（并行到串行的转换器）和一个接收器（串行到并行的转换器），它们各自独立计时。

该LM3S1138控制器包括3个完全可编程的16C550-type UART，支持高达460.8 Kbps的数据传输速率。（尽管16C550-type UART在功能上与16C550 UART类似，但它们的寄存器不兼容。）另外，每个UART都能支持IrDA功能。

提供独立的16x8发送 (TX) 和16x12接收 (RX) FIFO，可减轻CPU中断服务的负担。UART能够根据RX、TX、调制解调器的状态和错误条件产生独立可屏蔽的中断。如果任何中断发生并且未被屏蔽，那么模块将提供一个组合的中断。

1.4.4.2 SSI (见316页)

同步串行接口 (SSI) 是一个4线双向的通信接口。

该LM3S1138控制器包括2个SSI模块，提供器件与外围设备之间的同步串行通信功能，模块可以配置成使用Freescale SPI、MICROWIRE或TI同步串行接口的帧格式。数据帧的大小也是可以配置的，范围为4~16位，包括4和16。

每个SSI模块对从外围器件接收到的数据执行串并转换，对发送到外围设备的数据执行并串转换。TX和RX的通路都有内部FIFO负责缓冲，可单独存储8个16位的值。

每个SSI模块可以配置用作主设备或从设备。作为从机设备的时候，还可以通过配置将SSI模块的输出禁能，从而使一个主设备可以与多个从设备相连。

每个SSI模块还包含一个可编程的位速率时钟分频器和预分频器，SSI模块输入的时钟信号将通过它们来生成SSI输出的串行时钟信号。位速率根据输入时钟产生，最大位速率取决于连接的外设。

1.4.4.3 I²C (见351页)

内部集成电路 (I²C) 总线通过一个两线设计 (串行数据线SDA和串行时钟线SCL) 来提供双向数据传输。

I²C总线可与诸如串行存储器 (RAM和ROM) 、网络设备、LCD、音频发生器等外部I²C器件相连。在产品开发和生产过程中，I²C总线还能够用作系统测试和诊断用途。

该LM3S1138控制器包括2个I²C模块，提供了与I²C总线上其它IC器件进行通信的能力。I²C总线支持能够发送和接收 (读和写) 数据的器件。

I²C总线上的器件能够被指定为主机或从机。每个I²C模块支持作为主机或从机来发送和接收数据，也支持既用作主机又用作从机的同步操作。I²C共有4种工作模式：主发送、主接收、从发送和从接收。

Stellaris® I²C模块可以以两种速度运行：标准速度 (100 Kbps) 和快速 (400 Kbps)。

I²C主机和从机都能够产生中断。I²C主机在发送或接收操作完成 (或由于出现错误而中止) 时产生中断。I²C从机在主机已向其发送数据或请求数据时产生中断。

1.4.5 系统外设

1.4.5.1 可编程的GPIO (见149页)

通用输入/输出 (GPIO) 管脚为各种连接方式带来了灵活性。

Stellaris® GPIO模块由8个物理GPIO块组成，每个块对应一个GPIO端口。GPIO模块遵循FiRM规范 (遵循ARM实时微控制器底层IP规范) 并支持高达9~46个可编程的输入/输出管脚。可用的GPIO数目取决于正在使用的外设 (有关每个GPIO管脚可用的信号见“信号表”在395页)。

GPIO模块的特点是所有管脚都可以被编程为以边沿触发或者电平检测的方式来产生中断；可以通过编程来控制GPIO端口的配置；还可以在读写操作时通过地址线进行位屏蔽。

1.4.5.2 4个可编程的定时器 (见188页)

可编程的定时器可用来计数或定时驱动定时器输入管脚的外部事件。

Stellaris®通用定时器模块 (GPTM) 包含4个GPTM块。每个GPTM模块提供2个16位的定时器/计数器，可配置作为定时器或事件计数器独立操作，或配置为一个32位的定时器或一个32位的实时时钟 (RTC)。定时器可用来触发模数 (ADC) 转换。

当配置为32位模式时，定时器可作为实时时钟 (RTC)，单次触发定时器或周期定时器运行。当配置成16位模式的时候，定时器可作为单次触发定时器或周期定时器运行，并可通过使用一个8位预分频器来扩展精度。16位的定时器也可以被配置为事件捕获或者脉宽调制 (PWM) 功能。

1.4.5.3 看门狗定时器（见223页）

看门狗定时器在到达超时值时可产生不可屏蔽的中断（NMI）或复位。当系统由于软件错误而无法响应或外部器件不是以期望的方式响应时，使用看门狗定时器可重新获得控制。

Stellaris®看门狗定时器模块包括一个32位的递减计数器、一个可编程的装载寄存器、中断产生逻辑和一个锁定寄存器。

看门狗定时器可被配置成在第一次超时时产生到控制器的中断，并在第二次超时时产生复位信号。看门狗定时器配置完毕后，可以写入锁定寄存器以防止定时器配置被意外改动。

1.4.6 存储器外设

该LM3S1138 控制器提供单周期SRAM和单周期Flash存储器。

1.4.6.1 SRAM（见125页）

该LM3S1138静态随机存取存储器（SRAM）控制器支持16 KB SRAM。**Stellaris®**器件的内部SRAM位于地址0x0000.0000的器件存储器映射中。为了减少读—修改—写（RMW）操作花费的时间，ARM在新的Cortex-M3处理器中引入了*bit-banding*技术。在使能*bit-band*的处理器中，存储器映射的特定区域（SRAM和外设空间）能够使用地址别名，在单个的原子操作中访问各个位。

1.4.6.2 Flash存储器（见126页）

该LM3S1138 Flash 控制器支持 64 KB的Flash存储器。Flash由一组可独立擦除的1KB区块构成。擦除一个区块将会使整个区块的内容都变为1。这些区块配对组成的2KB区块可以分别受到保护。区块可以被标记为只读和只执行，以提供不同级别的代码保护。只读的区块不能被擦除或者编程，从而保护区块的内容不被修改。只执行的区块不能被擦除或者编程，而且只能通过控制器指令获取机制来读取，这可以保护区块的内容不被控制器或者调试器读取。

1.4.7 其他特性

1.4.7.1 存储器映射（见37页）

存储器映射列出了指令和数据在存储器中所处的位置。LM3S1138 控制器的存储器映射可以在“存储器映射”在 37页中找到。寄存器地址相对于存储器映射中所示的模块基址，以十六进制递增的方式给出。

有关存储器映射的详细信息请见ARM® Cortex™-M3 技术参考手册。

1.4.7.2 JTAG TAP控制器（见41页）

联合测试行动组（JTAG）端口提供了一个标准的串行接口来控制测试访问端口（TAP）和相关的测试逻辑。TAP、JTAG指令寄存器和JTAG数据寄存器可以用来测试组合印刷电路板的互连性，获取组件的制造信息，并且在正常操作中观察和/或控制控制器的输入和输出。JTAG端口以低成本来提供高级的可测试性和芯片级访问。

JTAG端口由5个标准的管脚组成：TRST，TCK，TMS，TDI和TDO。数据通过TDI管脚串行地发送到控制器，再由控制器通过TDO管脚输出。这些数据的解析取决于TAP控制器的当前状态。有关JTAG端口和TAP控制器操作的详细信息，请参考IEEE 标准 1149.1-测试访问端口和边界扫描结构。

Luminary Micro JTAG控制器是与内置到Cortex-M3内核的ARM JTAG控制器一同工作的。通过复用这两个JTAG控制器的TDO输出来实现。ARM JTAG指令选择ARM的TDO输出，而Luminary Micro JTAG指令选择Luminary Micro的TDO输出。而复用器将由Luminary Micro JTAG控制器来控制，它可以对ARM、Luminary Micro和未执行的JTAG指令进行综合编程。

1.4.7.3 系统控制和时钟 (见51页)

系统控制决定了器件的所有操作。它不但提供了有关器件的信息，对器件和单个外设的时钟进行控制，还处理复位的检测和报告。

1.4.7.4 休眠模块 (见108页)

休眠模块提供了一种逻辑，将主处理器和外设电源暂时关闭，在外部事件或基于时间的事件发生时唤醒。休眠模块包括上电顺序逻辑、一个带有一对匹配寄存器的实时时钟、低电池电压检测电路和向处理器提交中断的机制。它还包含了 64×32 位字的非易失性存储器，用于在休眠过程中保存状态。

1.4.8 硬件细节

有关管脚和封装的详细信息可在下一节中找到：

- “管脚图” 在 394页
- “信号表” 在 395页
- “工作特性” 在 408页
- “电气特性” 在 409页
- “封装信息” 在 420页

2 ARM Cortex-M3处理器内核

ARM Cortex-M3处理器为高性能、低成本的平台提供一个满足小存储要求解决方案（minimal memory implementation）、简化管脚数、以及低功耗三方面要求的内核，与此同时，它还提供出色的计算性能和优越的系统中断响应能力。特性包括：


- 紧凑的内核
- Thumb-2指令集，在通常与8位和16位设备相关的存储容量中，特别是在微控制器级应用的几千字节存储量中，提供ARM内核所期望的高性能。
- 高速的应用通过Harvard结构执行，以独立的指令和数据总线为特征。
- 优越的中断处理能力，通过执行寄存器操作来实现，这些寄存器操作在处理硬件中断时使用。
- 存储器保护单元（MPU）为复杂的应用提供特权操作模式。
- 从 ARM7™ 处理器系列中移植过来，以获得更好的性能和电源效率。
- 功能齐全的调试解决方案：
 - 串行线JTAG调试端口（SWJ-DP）
 - Flash 修补和断点（FPB）单元，用于实现断点操作
 - 数据观察点和触发（DWT）单元，用于执行观察点、触发源和系统性能分析
 - 仪表跟踪宏单元（ITM），用于支持printf型调试
 - 跟踪端口接口单元（TPIU）用作跟踪端口分析仪的桥接

Stellaris® 系列微控制器基于Cortex-M3内核，为注重成本的嵌入式微控制器应用，如工厂自动化与控制、工业控制电源设备、楼宇自动化和步进电机提供了高性能的32位运算能力。

有关ARM Cortex-M3处理器内核的更多信息，请见ARM® Cortex™-M3 技术参考手册。有关SWJ-DP的信息，请见ARM® CoreSight 技术参考手册。

2.1 方框图

图 2-1. CPU方框图



2.2 功能描述

重要：ARM® Cortex™-M3 技术参考手册描述了 ARM Cortex-M3 的全部特性。但是，这些特性根据具体实现的不同而不同。本节描述了 Stellaris® 的实现方案。

Luminary Micro 已实现了在图 2-1 在 33 页 中所示的 ARM Cortex-M3 内核。正如 ARM® Cortex™-M3 技术参考手册 所述，在 Cortex-M3 的实现方案中，SW/JTAG-DP、ETM、TPIU、ROM 表、MPU 和 嵌套向量中断控制器（NVIC）这几个 Cortex-M3 组件是灵活可变的。以下小节将会对各个组件进行详细介绍。

2.2.1 串行线和 JTAG 调试

Luminary Micro 使用与 ARM CoreSight™ 兼容的串行线 JTAG 调试端口（SWJ-DP）接口来替代 ARM SW-DP 和 JTAG-DP。这就意味着 ARM® Cortex™-M3 技术参考手册 的第 12 章“调试端口”并不适用于 Stellaris® 器件。

SWJ-DP 接口将 SWD 和 JTAG 调试端口组合到一个模块中。详见 CoreSight™ 设计套件技术参考指南 中对 SWJ-DP 的描述。


2.2.2 嵌入式跟踪宏单元（ETM）

ETM 没有在 Stellaris® 器件中执行。这就意味着 ARM® Cortex™-M3 技术参考手册 的第 15 章和第 16 章的内容都可忽略。

2.2.3 跟踪端口的接口单元（TPIU）

TPIU 充当来自 ITM 的 Cortex-M3 跟踪数据以及片外跟踪端口分析仪之间的桥接器。Stellaris® 器件已实现了图 2-2 在 34 页 所示的 TPIU。这与 ARM® Cortex™-M3 技术参考手册 中描述的无-ETM 版本类似，但 SWJ-DP 仅为 TPIU 提供 SWV 输出。

图 2-2. TPIU方框图



2.2.4 ROM表

默认情况下使用的是ARM® Cortex™-M3 技术参考手册 中描述的ROM表。

2.2.5 存储器保护单元 (MPU)

LM3S1138 控制器含有存储器保护单元(MPU)，并支持标准ARMv7的受保护的存储器系统架构 (PMSA) 模型。MPU全力支持保护区域、重叠保护区域、访问许可，以及将存储器属性输出给系统。

2.2.6 嵌套向量中断控制器 (NVIC)

嵌套向量中断控制器 (NVIC) :

- 提供低-等待延时异常和中断处理
- 控制电源管理
- 执行系统控制寄存器

NVIC支持多达240个可动态配置优先级的中断，每个中断具有多达256个优先级。NVIC和处理器内核接口紧密耦合，这使能了低等待延时中断的处理和迟到达 (*late arriving*)中断的有效处理。NVIC保留了堆栈 (嵌套) 中断的内容来使能中断的尾部链接 (*tail-chaining*) 。

你只可以完全访问特权模式的NVIC，但如果你使能配置控制寄存器，你就可以在用户模式中挂起中断 (见ARM® Cortex™-M3 技术参考手册)。任何其它的用户模式访问都会引起总线错误。

所有NVIC寄存器可使用字节、半字和字来访问，除非特别说明。

所有NVIC寄存器和系统调试寄存器都是小端配置，不管处理器的端点状态如何。

2.2.6.1 中断

ARM® Cortex™-M3 技术参考手册 描述了中断和中断优先级的最大数量。LM3S1138微控制器支持 34中断，带8个优先级。

2.2.6.2 系统定时器 (SysTick)

Cortex-M3 包含一个集成的系统定时器 SysTick。SysTick 提供了一种简单的、**24位写清零 (clear-on-write)**、递减的、到零重装 (wrap-on-zero) 的计数器，该计数器带有灵活的控制机制。该计数器可以在几种不同的场合中使用，例如：

- RTOS 节拍定时器以一个可编程的速率（例如100Hz）运行并调用 SysTick 程序。
- 使用系统时钟的高速报警定时器。
- 速率可变的报警或信号定时器—时间延迟的范围由使用的参考时钟和计数器的动态范围决定。
- 简单的计数器。软件可使用该计数器来测量完成时间和使用时间。
- 基于错过/满足持续时间的内部时钟源控制。控制和状态寄存器中的 COUNTFLAG 位字段可用来确定操作是否作为动态时钟管理控制循环的一部分，在设定的持续时间内完成。

功能描述

定时器包括以下3个寄存器：

- 控制和状态计数器用来配置其时钟、使能计数器、使能 SysTick 中断以及确定计数器状态。
- 计数器的重装值，用来提供计数器的重装值 (wrap value)。
- 计数器的当前值。

第4个寄存器，**SysTick 校验值寄存器**，不在 Stellaris® 器件中执行。

当使能时，定时器从重装值开始往下计数一直到0，然后在下一时钟沿重新载入 SysTick 重装值寄存器中的值，接着又在下一时钟开始递减计数。向重装值寄存器写入0会在下次重装时禁止计数器。当计数器到达0时，COUNTFLAG 状态位置位。COUNTFLAG 位在读操作时清零。

对当前值寄存器进行写操作会将寄存器和 COUNTFLAG 状态位清零。写操作并不会引发 SysTick 异常逻辑。在读取的时候，当前值是指寄存器被访问时的值。

如果内核处于调试状态（中止），那么计数值将不会递减。定时器是根据参考时钟来计时的。参考时钟可以是内核时钟或外部时钟源。

SysTick 控制和状态寄存器

使用 SysTick 控制和状态寄存器来使能 SysTick 特性。复位是 0x0000.0000。

位/字段	名称	类型	复位	描述
31:17	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
16	COUNTFLAG	R/W	0	如果上次读取时计数器计数值为0，则返回1。通过应用进行读操作时清零。如果调试器使用DAP读取，那么只要AHB-AP控制寄存器中的 MasterType 位被设为0，该位就会在只读操作时清零。否则，COUNTFLAG 位不会因为调试器的读操作而改变。
15:3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2	CLKSOURCE	R/W	0	<p>0 = 外部参考时钟 (Stellaris微控制器没有执行。) 1 = 内核时钟。</p> <p>如果没有提供参考时钟，那么 CLKSOURCE 会保持为1，并且提供和内核时钟一样的时间。内核时钟必须至少是参考时钟的2.5倍。如果不是这样，那么计数值将不可预知。</p>

位/字段	名称	类型	复位	描述
1	TICKINT	R/W	0	1 = 计数到0会挂起SysTick处理程序。 0 = 计数到0不会挂起SysTick处理程序。软件可使用 COUNTFLAG 来确定是否计数到0。
0	ENABLE	R/W	0	1 = 计数器在多次触发 (multi-shot) 方式下操作。也就是说，计数器装载重装值，然后递减计数。当计数到0时，它将COUNTFLAG置位，并且可以根据TICKINT的值来选择是否将SysTick处理程序挂起。然后又重新装载重装值并开始计数。 0 = 计数器被禁能。

SysTick 重装值寄存器

SysTick 重装值寄存器用于指定当计数器计数到达0时装入当前值寄存器的起始值。它可以是1到0x00FF.FFFF之间的任意值。起始值也可以是0，但是由于SysTick中断和COUNTFLAG在计数从1到0时都会被激活，所以没什么作用。

因此，作为多次触发 (multi-shot) 定时器，它每N+1个时钟脉冲就会触发，此处N是1到0x00FF.FFFF之间的任意值。因此，如果要求每100个时钟脉冲产生一个节拍 (tick) 中断，那么必须向RELOAD写入99。如果在每个节拍中断时写入新值，那么它就被当作单次触发，这样就必须写入实际的递减值。例如，如果要求在400个时钟脉冲后产生一个节拍中断，那么必须向RELOAD写入400。

位/字段	名称	类型	复位	描述
31:24	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
23:0	RELOAD	W1C	-	当计数器到达0时装入 SysTick 当前值寄存器的值。

SysTick 当前值寄存器

使用 SysTick 当前值寄存器来查找该寄存器的当前值。

位/字段	名称	类型	复位	描述
31:24	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
23:0	CURRENT	W1C	-	寄存器被访问时的当前值。没有提供读-修改-写保护，所以在更改时要特别注意。 该寄存器是写清零。向该寄存器写入任意值都会将寄存器清零。清零该寄存器也会将SysTick 控制和状态寄存器的COUNTFLAG位清零。

SysTick 校验值寄存器

不含SysTick校验值寄存器。

3 存储器映射

LM3S1138控制器的存储器映射在表 3-1 在 37页中给出。

在本手册中，寄存器地址将采用十六进制递增的形式给出，并与存储器映射表中模块的基址一一对应。同见 *ARM® Cortex™-M3 技术参考手册*中的第4章“存储器映射”。

重要： 在表 3-1 在 37页中，没有列出的地址被保留。

表 3-1. 存储器映射^a

起始	结束	描述	有关寄存器的 详细内容，请 见页面。
存储器			
0x0000.0000	0x0000.FFFF	片内Flash ^b	129
0x2000.0000	0x2000.3FFF	片内带 Bit-banded 特性的 SRAM ^c	129
0x2010.0000	0x21FF.FFFF	保留的不带bit-banded特性的SRAM空间	-
0x2200.0000	0x23FF.FFFF	0x2000.0000到0x200F.FFFF 的bit-band别名。	125
0x2400.0000	0x3FFF.FFFF	保留的不带bit-banded特性的SRAM空间	-
FiRM 外设			
0x4000.0000	0x4000.0FFF	看门狗定时器	225
0x4000.4000	0x4000.4FFF	GPIO 端口 A	155
0x4000.5000	0x4000.5FFF	GPIO 端口 B	155
0x4000.6000	0x4000.6FFF	GPIO 端口 C	155
0x4000.7000	0x4000.7FFF	GPIO 端口 D	155
0x4000.8000	0x4000.8FFF	SSI0	326
0x4000.9000	0x4000.9FFF	SSI1	326
0x4000.C000	0x4000.CFFF	UART0	284
0x4000.D000	0x4000.DFFF	UART1	284
0x4000.E000	0x4000.EFFF	UART2	284
外设			
0x4002.0000	0x4002.07FF	I2C 主机 0	362
0x4002.0800	0x4002.0FFF	I2C 从机 0	373
0x4002.1000	0x4002.17FF	I2C 主机 1	362
0x4002.1800	0x4002.1FFF	I2C 从机 1	373
0x4002.4000	0x4002.4FFF	GPIO 端口 E	155
0x4002.5000	0x4002.5FFF	GPIO 端口 F	155
0x4002.6000	0x4002.6FFF	GPIO 端口 G	155
0x4002.7000	0x4002.7FFF	GPIO 端口 H	155
0x4003.0000	0x4003.0FFF	定时器 0	198
0x4003.1000	0x4003.1FFF	定时器 1	198
0x4003.2000	0x4003.2FFF	定时器 2	198
0x4003.3000	0x4003.3FFF	定时器 3	198
0x4003.8000	0x4003.8FFF	ADC	251
0x4003.C000	0x4003.CFFF	模拟比较器	382

起始	结束	描述	有关寄存器的 详细内容，请 见页面。
0x400F.C000	0x400F.CFFF	睡眠模块	112
0x400F.D000	0x400F.DFFF	Flash 控制	129
0x400F.E000	0x400F.EFFF	系统控制	57
0x4200.0000	0x43FF.FFFF	0x4000.0000到0x400F.FFFF的bit-band 别名。	-
专用的外设总线			
0xE000.0000	0xE000.0FFF	仪表跟踪宏单元 (ITM)	ARM® Cortex™-M3 技术参考手册
0xE000.1000	0xE000.1FFF	数据观察点和跟踪 (DWT)	
0xE000.2000	0xE000.2FFF	Flash 修补和断点 (FPB)	
0xE000.3000	0xE000.DFFF	保留	
0xE000.E000	0xE000.EFFF	嵌套向量中断控制器 (NVIC)	
0xE000.F000	0xE003.FFFF	保留	
0xE004.0000	0xE004.0FFF	跟踪端口的接口单元 (TPIU)	
0xE004.1000	0xE004.1FFF	保留	
0xE004.2000	0xE00F.FFFF	保留	
0xE010.0000	0xFFFF.FFFF	保留用于厂商外设	

a. 在对所有被保留的空间执行读或写操作时将返回一个总线故障。

b. 不可使用的Flash将在这个范围内出现总线错误。

c. 不可使用的 SRAM 将在这个范围内出现总线错误。

4 中断

ARM Cortex-M3 处理器和嵌套向量中断控制器(NVIC)将区分所有异常的优先等级并对其进行处理。所有异常都在处理器模式中处理。在出现异常时，处理器的状态将被自动存储到堆栈中，并在中断服务程序(ISR)结束时自动从堆栈中恢复。取出向量和保存状态是同时进行的，这样便提高了进入中断的效率。处理器还支持末尾连锁 (tail-chaining)，这使处理器无需保存和恢复状态便可执行连续的(back-to-back)中断。

表 4-1 在 39页列出了所有的异常。软件可在7个异常（系统处理程序）以及34个中断上设置8个优先级（在 表 4-2 在 40页中列出）。

系统处理程序的优先级是通过NVIC系统处理程序优先级寄存器来设置的。中断是通过NVIC中断设置使能寄存器来使能的，并且由NVIC中断优先级寄存器来区分其优先等级。你还可以把优先级划分为占先优先级（Pre-emption priorities）和次要优先级(subpriorities)两组。所有的中断寄存器在ARM® Cortex™-M3 技术参考手册 第8章“嵌套向量中断控制器”中描述。

用户可设置的最高优先级(0)在内部看作是优先级4，仅次于复位、NMI以及硬件故障。注意：0是所有可调整优先级的默认优先级。

如果你将两个或更多的中断指定为相同的优先级，那么它们的硬件优先级（位置编号越高优先级越低）就决定了处理器激活中断的顺序。例如，如果GPIO端口A和GPIO端口B都为优先级1，那么GPIO端口A的优先级更高。

有关异常和中断的更多信息请见ARM® Cortex™-M3 技术参考手册中的第5章“异常”和第8章“嵌套向量中断控制器”。

注意： 在 表 4-2 在 40页中没有列出的中断为保留。

表 4-1. 异常类型

异常类型	位置	优先级 ^a	描述
-	0	-	复位时，栈顶从向量表的第一个入口加载。
复位	1	-3 (最高)	在上电和热复位时调用。在执行第一条指令时，优先级将降为最低（因此它被称为激活（中断）的基础级别）。这是异步的。
不可屏蔽的中断(NMI)	2	-2	不可停止，也不会被任何异常抢占，复位除外。这是异步的。 NMI仅可由软件通过NVIC 中断控制状态寄存器来产生。
硬故障	3	-1	当故障由于优先级或可配置的故障处理程序被禁能而无法激活时，所有类型的故障都会以硬故障的方式激活。这是同步的。
存储器管理	4	可调整	MPU失配，包括访问冲突(access violation)和不匹配。这是同步的。 这种异常的优先级可被改变。
总线故障	5	可调整	预取指故障、存储器访问故障和其它地址/存储器相关的故障。当为精确的总线故障时是同步的，为不精确的总线故障时是异步的。 你可以使能或禁能这种故障。
使用故障	6	可调整	使用故障，例如执行未定义的指令或试图进行非法的状态转变。这是同步的。
-	7-10	-	保留。
SVCall	11	可调整	使用SVC指令的系统服务调用。这是同步的。
调试监控器	12	可调整	调试监控器（当没有暂停时）。这是同步的，但仅在使能时有效。如果它的优先级比当前激活的处理程序的优先级更低，那么调试监控器不能激活。
-	13	-	保留。
PendSV	14	可调整	系统服务的可挂起(pendable)请求。这是异步的且仅通过软件挂起。
SysTick	15	可调整	系统节拍定时器已启动(fired)。这是异步的。

异常类型	位置	优先级 ^a	描述
中断	16及其以上	可调整	在ARM Cortex-M3内核之外发出且通过NVIC返回（区分优先级）。这些都是异步的。表4-2在40页列出了LM3S1138控制器上的中断。

a. 0是所有可调整优先级的默认优先级。

表4-2. 中断

中断（在中断寄存器中的位）	描述
0	GPIO端口A
1	GPIO端口B
2	GPIO端口C
3	GPIO端口D
4	GPIO端口E
5	UART0
6	UART1
7	SSI0
8	I2C0
14	ADC序列0
15	ADC序列1
16	ADC序列2
17	ADC序列3
18	看门狗定时器
19	定时器0A
20	定时器0B
21	定时器1A
22	定时器1B
23	定时器2A
24	定时器2B
25	模拟比较器0
26	模拟比较器1
27	模拟比较器2
28	系统控制
29	Flash控制
30	GPIO端口F
31	GPIO端口G
32	GPIO端口H
33	UART2
34	SSI1
35	定时器3A
36	定时器3B
37	I2C1
43	睡眠模块

5 JTAG 接口

联合测试行动组 (JTAG) 端口是一个IEEE标准，它定义了数字集成电路的测试访问端口和边界扫描架构，并为控制相关的测试逻辑提供了一个标准的串行接口。TAP、指令寄存器 (IR) 和数据寄存器 (DR) 可用来测试组合印刷电路板的互连和获取组件的制造信息。JTAG端口还提供了一种访问和控制“可测试性设计 (design-for-test) ”特性的方法，如观察与控制I/O管脚，扫描测试，以及调试。

JTAG端口由5个标准的管脚组成：TRST, TCK, TMS, TDI和TDO。数据通过 TDI 串行发送至控制器，然后通过 TDO从控制器串行输出。该数据的解析取决于TAP控制器的当前状态。要详细了解JTAG端口和TAP控制器的操作，请参考 IEEE 标准 1149.1-测试访问端口和边界扫描结构。

Luminary Micro JTAG 控制器是与植入Cortex-M3内核内的ARM JTAG控制器一起工作的。这可以通过多路复用这两个JTAG控制器的TDO输出管脚来实现。ARM JTAG指令选择ARM TDO输出管脚，而Luminary Micro JTAG指令则选择Luminary Micro TDO输出管脚。多路复用器由 Luminary Micro JTAG 控制器控制，它可以对 ARM、Luminary Micro和未执行的JTAG指令进行综合编程。


JTAG模块具有以下特性：

- IEEE 1149.1-1990 可兼容的测试访问端口 (TAP) 控制器
- 4位指令寄存器 (IR) 链，用于存储JTAG指令
- IEEE标准指令：
 - BYPASS 指令
 - IDCODE 指令
 - SAMPLE/PRELOAD 指令
 - EXTEST 指令
 - INTEST 指令
- ARM 附加指令：
 - APACC 指令
 - DPACC 指令
 - ABORT 指令
- 集成的ARM串行线调试 (SWD)

要详细了解有关ARM JTAG控制器的信息，请参考 *ARM® Cortex™-M3 技术参考手册*。

5.1 方框图

图 5-1. JTAG 模块方框图



5.2 功能描述

JTAG模块的高级概念图如图 5-1 在 42页所示。JTAG模块由测试访问端口 (TAP) 控制器和带有并行更新寄存器的串行移位链组成。TAP控制器是一个简单的状态机，它由 TRST, TCK 和 TMS 输入管脚控制。TAP控制器的当前状态取决于TRST的当前值以及TMS管脚在TCK信号上升沿所捕获的值的序列。TAP控制器决定了串行移位链何时捕获新数据，何时将数据从TDI移向TDO，以及何时更新并行加载寄存器。TAP控制器的当前状态还决定了正在访问的是指令寄存器 (IR) 链还是其中一个数据寄存器 (DR) 链。

带有并行加载寄存器的串行移位链是由一个指令寄存器 (IR) 链和多个数据寄存器 (DR) 链组成的。当前被加载到并行加载寄存器的指令决定了在TAP控制器排序过程中，哪一个DR链将被捕获、移位或更新。

某些指令，像EXTEST和INTEST，会对当前位于DR链中的数据进行操作，但不会捕获、移动或更新任何链。为了确保TDI 和TDO之间的串行通道一直连接，未被执行的指令将会译码成BYPASS指令（要得到已执行指令的一览表，请参考表 5-2 在 47页）。

要了解JTAG的时序图，请参考“JTAG和边界扫描”在 417页。

5.2.1 JTAG 接口管脚

JTAG接口包括5个标准的管脚：TRST, TCK, TMS, TDI 和 TDO。这些管脚以及与其相关联的复位状态在表 5-1 在 43页中给出。下面接着详细介绍各个管脚。

表 5-1. JTAG 端口管脚复位状态

管脚名称	数据方向	内部上拉	内部下拉	驱动强度	驱动值
TRST	输入	使能	禁能	N/A	N/A
TCK	输入	使能	禁能	N/A	N/A
TMS	输入	使能	禁能	N/A	N/A
TDI	输入	使能	禁能	N/A	N/A
TDO	输出	使能	禁能	2-mA 驱动器	高阻

5.2.1.1 测试复位输入 (TRST)

TRST 管脚是一个低电平有效的异步输入信号，可以用来对JTAG TAP控制器和相关的JTAG电路进行初始化和复位。当 TRST 有效时，TAP控制器复位到Test-Logic-Reset状态，并且在TRST有效期间一直保持这种状态。当TAP控制器进入Test-Logic-Reset状态时，JTAG指令寄存器 (IR) 复位为默认的 IDCODE 指令。

默认情况下，TRST 管脚上的内部上拉电阻在复位后使能。GPIO端口B变为上拉电阻设置时，应该确保PB7/TRST上的内部上拉电阻保持使能，否则可能会丢失JTAG通信信息。

5.2.1.2 测试时钟输入 (TCK)

TCK 管脚是JTAG模块的时钟。通过该时钟输入，测试逻辑可以独立于其他系统时钟而单独运行。此外，它确保采用菊链 (daisy-chain) 方式的多个JTAG TAP控制器可以在组件之间同步传送串行测试数据。正常工作期间，TCK通过一个自由运行的时钟（额定占空比为50%）来驱动。必要时，可以将TCK保持为0或1，并持续多个周期。当TCK保持为0或1时，TAP控制器的状态不发生改变，且JTAG指令和数据寄存器中的数据不会丢失。

默认情况下，TCK管脚上的内部上拉电阻在复位后使能。这确保在管脚没有被外部源驱动时不会进行计时。只要TCK管脚连续被外部源驱动，我们就可以通过关闭内部上拉和下拉电阻来节省内部功耗。

5.2.1.3 测试模式选择 (TMS)

TMS 管脚选择JTAG TAP控制器的下一个状态。TMS 管脚在TCK的上升沿被采样。根据当前的TAP状态以及TMS的采样值进入下一个状态。因为TMS管脚在TCK的上升沿被采样，所以IEEE 标准1149.1 期望 TMS 的值在TCK的下降沿发生变化。

将TMS设为高电平并维持5个连续的TCK周期将驱使TAP控制器状态机进入Test-Logic-Reset（测试逻辑复位）状态。当TAP控制器进入Test-Logic-Reset状态时，JTAG指令寄存器 (IR) 复位为默认的 IDCODE 指令。因此，可将该序列当成一种复位机制来使用，其效果与TRST信号有效相似。可以在图 5-2 在 44页中完整地看到JTAG测试访问端口状态机。

默认情况下，TMS管脚上的内部上拉电阻在复位后使能。GPIO端口C变为上拉电阻设置时，应该确保PC1/TMS上的内部上拉电阻保持使能；否则可能会丢失JTAG通信信息。

5.2.1.4 测试数据输入 (TDI)

TDI 管脚将一串串行信息传送给IR链和DR链。TDI 在 TCK的上升沿被采样，并根据当前的TAP状态以及当前指令，将该数据传送给合适的移位寄存器链。因为TDI管脚在TCK的上升沿被采样，所以 IEEE 标准1149.1期望TDI的值在TCK的下降沿发生变化。

默认情况下，TDI管脚上的内部上拉电阻在复位后使能。GPIO端口C变为上拉电阻设置时，应该确保PC2/TDI上的内部上拉电阻保持使能；否则可能会丢失JTAG通信信息。

5.2.1.5 测试数据输出 (TDO)


TDO 管脚将一串串行信息从IR链或DR链输出。TDO 的值取决于当前的TAP状态、当前指令、以及正在访问的数据链中的数据。为了在不使用JTAG端口时节省功耗，若当前并没有移出数据的活动，TDO管脚将被放置于停止的驱动状态中。因为在菊花链配置中，TDO可以与另一个控制器的TDI管脚相连，所以IEEE 标准1149.1期望TDO的值在TCK的下降沿发生变化。

默认情况下，TDO管脚上的内部上拉电阻在复位后使能。这样便确保了在不使用JTAG端口时，该管脚的逻辑电平能够保持恒定。如果在某些TAP控制状态中能够接受高阻输出值，那么可以通过关闭内部上拉和内部下拉电阻来节省内部功耗。

5.2.2 JTAG TAP 控制器

JTAG TAP 控制器状态机如图 5-2 在 44页所示。TAP控制器的状态机在发出上电复位 (POR) 或 TRST信号时复位到Test-Logic-Reset状态。在TMS管脚上发出正确的序列，可以使JTAG模块移入新指令、移入数据、或在扩展测试序列期间变为空闲。要详细了解有关TAP控制器的功能以及每个状态发生的操作的信息，请参考 IEEE 标准1149.1。

图 5-2. 测试访问端口状态机



5.2.3 移位寄存器

移位寄存器由串行移位寄存器链和并行加载寄存器组成。串行移位寄存器链在TAP控制器的**CAPTURE(捕获)**状态下对特定的信息进行采样，并允许在TAP控制器的**SHIFT(移位)**状态下将这些信息从TDO管脚移出。当采样的数据通过TDO管脚移出链的同时，新的采样数据也正在通过TDI管脚移入串行移位寄存器。在TAP控制器的**UPDATE**状态期间，这些新的数据将被存放到并行加载寄存器中。每个移位寄存器将在“寄存器描述”在 47页 中详述。

5.2.4 操作时的注意事项 (**Operational Considerations**)

在使用JTAG模块时需注意某些操作事项。因为JTAG管脚可被编程为GPIO，所以必须考虑这些管脚的电路板配置和复位条件。此外，由于JTAG模块已经集成了ARM串行线调试，所以在两个操作模式之间进行切换时，必须对切换方式进行说明。

5.2.4.1 GPIO 功能

当控制器通过POR或RST复位时，JTAG/SWD 端口管脚将被设为管脚默认的JTAG/SWD 配置。默认的配置包括使能数字功能（将**GPIODEN**设为1），使能上拉电阻（将**GPIOPUR**设为1）和使能PB7 和 PC[3:0] JTAG/SWD 管脚上交替的硬件功能（将**GPIOAFSEL**设为1）。

在复位后，软件只需向**GPIOAFSEL**寄存器中与PB7 和PC[3:0]对应的位写入0便可以将这些管脚配置成GPIO。如果用户不需要 JTAG/SWD 端口进行调试或板极测试，那么这提供了5个以上的GPIO以便在设计中使用。

小心 – 如果JTAG管脚在设计中用作GPIO，那么PB7和PC2不能同时接外部下拉电阻。如果这两个管脚在复位过程都被拉至低电平，那么控制器会出现不可预测的行为。**一旦这种情况发生，应移除其中一个下拉电阻，或者把两个下拉电阻都移除，并且使用RST复位或关机后重新上电。**

此外，可以建立一个软件程序来阻止调试器与Stellaris®微控制器相连。如果加载到Flash的程序代码立即将JTAG管脚变成它们的GPIO功能，那么在JTAG管脚功能切换前调试器将没有足够的时间去连接和中止控制器。这会将调试器锁在元件外。通过使用一个基于外部或软件的触发器来恢复JTAG功能的软件程序就可以避免这种情况发生。

确认 (commit) 控制寄存器提供了保护层以防止对重要硬件外设的意外编程。写 GPIO 可选功能选择 (**GPIOAFSEL**) 寄存器 (见 165页) 的保护位不确认存储，除非 GPIO 锁定 (**GPIOLOCK**) 寄存器 (见 174页) 已被解锁且 GPIO 确认 (**GPIOCR**) 寄存器 (见 175页) 的相应位已被设为1。

恢复“锁定的”器件

如果软件配置任意一个JTAG/SWD 管脚为 GPIO，并且失去与调试器进行通信的能力，则有一个调试序列可用来恢复器件。当保持器件在复位期间大量擦除Flash存储器时，执行总共10个 JTAG到SWD 和 SWD到JTAG的切换序列。恢复器件的序列为：

1. 发出和保持 RST 信号。
2. 执行 JTAG到SWD 的切换序列。
3. 执行 SWD到JTAG的切换序列。
4. 执行 JTAG到SWD 的切换序列。
5. 执行 SWD到JTAG的切换序列。
6. 执行 JTAG到SWD 的切换序列。
7. 执行 SWD到JTAG的切换序列。

8. 执行 JTAG到SWD 的切换序列。
9. 执行 SWD到JTAG的切换序列。
10. 执行 JTAG到SWD 的切换序列。
11. 执行 SWD到JTAG的切换序列。
12. 释放 $\overline{\text{RST}}$ 信号。

JTAG到SWD 和 SWD到JTAG 的切换序列在“ARM 串行线调试（SWD）”在 46页中描述。当执行切换序列以用于恢复器件的调试功能时，应该仅执行切换序列的步骤1和步骤2。

5.2.4.2 ARM 串行线调试（SWD）

为了无缝的地结合ARM串行线调试（SWD）功能，串行线调试器必须能够与Cortex-M3内核相连，而无需执行或者了解JTAG的运行情况。这可以通过一个SWD前导码（preamble）来实现，这个SWD前导码（preamble）在SWD对话（session）开始前发布。

用来使能SWJ-DP模块的SWD接口的前导码在TAP控制器处于Test-Logic-Reset(测试逻辑复位)状态时启用。此时，前导码将依次把TAP控制器设置为下列状态：Run Test Idle, Select DR, Select IR, Test Logic Reset, Test Logic Reset, Run Test Idle, Run Test Idle, Select DR, Select IR, Test Logic Reset, Test Logic Reset, Run Test Idle, Run Test Idle, Select DR, Select IR 和 Test Logic Reset states。

若通过 TAP 状态机的序列执行步进，将使能SWD接口并且禁能JTAG接口。要了解更多有关该操作和SWD接口方面的信息，请参考 *ARM® Cortex™-M3 技术参考手册* 和 *ARM® CoreSight 技术参考手册*。

因为上述的序列是一系列有效的、可发出的JTAG操作，所以ARM JTAG TAP控制器不能完全兼容 IEEE 标准1149.1。这就是ARM JTAG TAP控制器唯一与规范不完全兼容的地方。由于在TAP控制器的正常操作过程中该序列出现的可能性很低，所以它应该不会影响JTAG接口的正常执行。

JTAG到SWD 切换

要将调试访问端口（DAP）的操作模式从JTAG切换为SWD模式，那么外部调试硬件必须发送一个切换序列到器件。切换为SWD模式的16-位切换序列被定义为 b1110011110011110，先发送LSB位。当先发送LSB位时，这也表示为 16'hE79E。完整的切换序列应包括在TCK/SWCLK 和 TMS/SWDIO信号上的下列操作：

1. 发送至少 50 TCK/SWCLK周期，TMS/SWDIO设为1。这确保了 JTAG和SWD都在它们的复位/空闲状态下。
2. 发送 16-位 JTAG到SWD 切换序列, 16'hE79E。
3. 发送至少 50 TCK/SWCLK周期，TMS/SWDIO设为1。这确保了在发送切换序列之前，如果 SWJ-DP 已经在 SWD 模式，那么 SWD 进入线复位状态。

SWD到JTAG 切换

要将调试访问端口（DAP）的操作模式从SWD切换为JTAG模式，那么外部调试硬件必须发送一个切换序列到器件。切换为 JTAG 模式的16-位切换序列被定义为 b1110011110011110，先发送LSB位。若先发送MSB位则可表示为 16'hE73C。完整的切换序列应包括在TCK/SWCLK 和 TMS/SWDIO信号上的下列操作：

1. 发送至少 50 TCK/SWCLK周期，TMS/SWDIO设为1。这确保了 JTAG和SWD都在它们的复位/空闲状态下。

2. 发送16位 SWD到JTAG 切换序列, 16'hE73C。
3. 发送至少 5 TCK/SWCLK周期, TMS/SWDIO设为1。这确保了在发送切换序列之前, 如果 SWJ-DP 已经在 JTAG 模式, 那么 JTAG 进入测试逻辑复位状态。

5.3 初始化和配置

在上电复位或外部复位 (\overline{RST}) 后, JTAG管脚将被自动配置以进行JTAG通信。不需要用户定义的初始化或配置。但是, 如果用户的应用程序将这些管脚变成GPIO功能, 那么在可以恢复JTAG通信前必须将这些管脚重新配置成JTAG功能。这可以通过使用**GPIOAFSEL**寄存器来使能5个JTAG管脚 (PB7 和 PC[3:0])的备用功能来实现。

5.4 寄存器描述

JTAG TAP控制器或移位寄存器链中没有可访问APB总线的寄存器。JTAG控制器中的所有寄存器都是通过TAP控制器以串行方式来访问的。寄存器可以分为指令寄存器和数据寄存器两大类。

5.4.1 指令寄存器 (IR)

JTAG-TAP指令寄存器 (IR) 是一个4位串行扫描链, 带有一个在JTAG TDI 和 TDO管脚之间相连的并行加载寄存器。当TAP控制器被放置在正确的状态下时, 数据位便可移入指令寄存器。这些位一旦移入链并且被更新后, 就会被解析成当前指令。有关指令寄存器的位的译码如表 5-2 在 47页所示。下面对每条指令进行了详细解释, 并给出了与其相关的数据寄存器。

表 5-2. JTAG 指令寄存器命令

IR[3:0]	指令	描述
0000	EXTEST	将由SAMPLE/PRELOAD 指令预加载到边界扫描链的值驱动到引脚(pad)上。
0001	INTEST	将由SAMPLE/PRELOAD指令预加载到边界扫描链的值驱动到控制器。
0010	SAMPLE / PRELOAD	捕获当前的I/O值, 并在新的预加载数据移入时将采样的值移出边界扫描链。
1000	ABORT	将数据移入“ARM调试端口中止 (Debug Port Abort) 寄存器”
1010	DPACC	将数据移入和移出“ARM DP 访问寄存器”。
1011	APACC	将数据移入和移出“ARM AC访问寄存器”。
1110	IDCODE	将由IEEE 标准1149.1定义的生产信息加载到IDCODE链然后将它移出。
1111	BYPASS	通过一个移位寄存器链将 TDI 与 TDO 相连。
其它	保留	默认为BYPASS指令, 以确保TDI总是与TDO相连。

5.4.1.1 EXTEST 指令

EXTEST 指令并没有相关的数据寄存器链。EXTEST 指令使用被SAMPLE/PRELOAD指令预加载到边界扫描数据寄存器的数据。当EXTEST指令出现在指令寄存器中时, 将采用与输出和输出使能相关联的边界扫描数据寄存器中的预加载数据来驱动GPIO引脚 (pad) , 而不是采用来自内核的信号来驱动。这样便可以开发测试程序来将已知的值驱动到控制器外, 并以此验证连通性。

5.4.1.2 INTEST 指令

INTEST 指令不含相关的数据寄存器链。INTEST 指令使用被SAMPLE/PRELOAD指令预加载到边界扫描数据寄存器的数据。当INTEST指令出现在指令寄存器中时, 将使用与输入相关联的边界扫描数据寄存器中的预加载数据来驱动进入内核的信号, 而不是使用来自GPIO引脚 (pad) 的信号来驱动。这样便可以将已知的值驱动到控制器内, 从而可以进行测试。特别需要注意的一点是, 尽管RST 输入管脚在边界扫描数据寄存器链上, 但它只可以供观察。

5.4.1.3 SAMPLE/PRELOAD 指令

通过SAMPLE/PRELOAD指令，可以将边界扫描数据寄存器链连接到TDI和TDO之间。该指令采样管脚的当前状态以供观察，并预加载新的测试数据。每个GPIO管脚都含一个相关的输入、输出、以及输出使能信号。在该指令执行期间，当TAP控制器进入Capture DR状态时，将捕获每个GPIO管脚的输入、输出和输出使能信号。在TAP控制器处于Shift DR状态时这些采样值将以串行的方式移出TDO，并且可用于在各种测试中进行观察或比较。

在这些输入、输出和输出使能信号的采样值被移出边界扫描数据寄存器的同时，新的数据也正通过TDI管脚移入边界扫描数据寄存器。一旦新的数据移入边界扫描数据寄存器，在TAP控制器进入Update DR状态时就会把这些数据保存到并行加载寄存器中。并行加载寄存器的这种更新能够将数据预加载到与每个输入、输出和输出使能相关的边界扫描数据寄存器中。这些被预加载的数据可以和EXTEST和INTEST指令一起使用，以便将数据驱动到控制器内，或将数据驱动到输出点。详细内容请见“边界扫描数据寄存器”在 49页。

5.4.1.4 ABORT 指令

通过ABORT指令，可以将ABORT数据寄存器链连接到TDI 和TDO之间。该指令提供对ARM调试访问端口（DAP）的ABORT寄存器的读和写操作。将适当的数据移入数据寄存器可以清除各种错误位或针对先前所作出的请求发出DAP中止信号。详细内容请见“ABORT 数据寄存器”在 50页。

5.4.1.5 DPACC 指令

通过DPACC指令，可以将DPACC数据寄存器链连接到TDI 和TDO之间。该指令提供对ARM调试访问端口（DAP）的DPACC寄存器的读和写操作。将适当的数据移入数据寄存器，并从该寄存器中读取输出数据，便可以对ARM调试和状态寄存器进行读和写操作。详细内容请见“DPACC 数据寄存器”在 50页。

5.4.1.6 APACC 指令

通过APACC指令，可以将APACC数据寄存器链连接到TDI和TDO之间。该指令提供对ARM调试访问端口（DAP）的APACC寄存器的读和写操作。将合适的数据移入数据寄存器，并从该寄存器中读取输出数据，便可以通过调试端口对内部组件和总线进行读和写操作。详细内容请见“APACC 数据寄存器”在 49页。

5.4.1.7 IDCODE 指令

通过IDCODE指令，可以将IDCODE数据寄存器链连接到TDI和TDO之间。该指令提供生产厂商的信息、器件型号和ARM内核的版本信息。测试设备和调试器可以使用这些信息来自动配置它们的输入和输出数据流。在发出上电复位（POR）信号、发出TRST信号，或在进入Test-Logic-Reset状态时，IDCODE是默认加载到JTAG指令寄存器的一个指令。详细内容请见“IDCODE 数据寄存器”在 48页。

5.4.1.8 BYPASS 指令

通过BYPASS指令，可以将BYPASS数据寄存器链连接到TDI和TDO之间。该指令用来在TDI和TDO端口之间创建一条长度最短的串行路径。BYPASS 数据寄存器是1个位的移位寄存器。通过BYPASS 指令加载特定测试中不需要的组件，可以将这些组件在JTAG扫描链中旁路掉，由此可以提高测试效率。详细内容请见“BYPASS 数据寄存器”在 49页。

5.4.2 数据寄存器

JTAG模块含有6个数据寄存器。它们包括：IDCODE、BYPASS、边界扫描、APACC、DPACC和ABORT串行数据寄存器链。下面的小节会对每个数据寄存器进行介绍。


5.4.2.1 IDCODE 数据寄存器

由IEEE 标准1149.1定义的32-位IDCODE数据寄存器的格式如图 5-3 在 49页所示。该标准要求每个与JTAG兼容的设备都将IDCODE指令或者BYPASS指令当作默认指令来执行。IDCODE数据寄存器

的LSB(最低位)被定义成1，以将它和LSB为0的BYPASS指令区分开来。这使得自动配置测试工具可以决定哪个指令是默认指令。

JTAG端口最普遍还是应用在生产厂商测试组件以及开发和调试程序等场合下。为了便于使用自动配置调试工具，IDCODE指令输出0x3BA00477的值。该值表示了ARM Cortex-M3第一个版本的处理器。这样，调试器就可以自动进行配置以便在调试过程中能够正确的和Cortex-M3一起工作。


图 5-3. IDCODE 寄存器格式



5.4.2.2 BYPASS 数据寄存器

由IEEE 标准1149.1定义的1位BYPASS 数据寄存器的格式如图 5-4 在 49页所示。该标准要求每个与JTAG兼容的器件将BYPASS指令或者IDCODE指令当作默认指令来执行。BYPASS数据寄存器的LSB被定义成0，以便将它与LSB为1的IDCODE指令区分开来。这使得自动配置测试工具可以决定哪个指令是默认指令。

图 5-4. BYPASS 寄存器格式




5.4.2.3 边界扫描数据寄存器

边界扫描数据寄存器的格式如图 5-5 在 49页所示。每个GPIO管脚都包含在边界扫描数据寄存器中，这些管脚的次序为JTAG端口管脚排列的逆时针方向。每个GPIO管脚含3个与之相关的数字信号，这些信号都包括在链中。这三个信号分别为输入、输出和输出使能，而且它们按下图中的这种顺序排列。除了GPIO管脚外，控制器的复位管脚RST也包含在这个链中。因为该复位管脚总是输入，所以数据寄存器链仅包含输入信号。

当通过SAMPLE/PRELOAD指令访问边界扫描数据寄存器时，每个数字引脚 (pad) 的输入、输出以及输出使能信号将被采样，然后采样值会被移出待校验的链。这些值的采样发生在TAP控制器的Capture DR状态下的TCK上升沿。当被采样的数据正从TAP控制器的Shift DR状态下的边界扫描链移出时，新的数据便可以被预先加载到链中，以便和EXTEST和INTEST指令一起使用。这些指令通过EXTEST指令将数据强制移出控制器，或者通过INTEST指令将数据强制移入控制器。

图 5-5. 边界扫描寄存器格式



要详细了解每个GPIO端口的输入、输出和输出使能位，请参考Stellaris®系列边界扫描描述语言(BSDL)文件，可以从www.luminarmicro.com 网站上下载。

5.4.2.4 APACC 数据寄存器

由ARM定义的35-位 APACC数据寄存器的格式在ARM® Cortex™-M3 技术参考手册中描述。

5.4.2.5 DPACC 数据寄存器

由ARM定义的35位 DPACC数据寄存器的格式在 *ARM® Cortex™-M3 技术参考手册* 中描述。

5.4.2.6 ABORT 数据寄存器

由ARM定义的35位 ABORT数据寄存器的格式在 *ARM® Cortex™-M3 技术参考手册* 中描述。

6 系统控制

系统控制决定了器件的全部操作。它提供有关器件的信息，控制器件和各个外设的时钟，并处理复位检测和报告。

6.1 功能描述

系统控制模块提供以下功能：

- 器件标识，见“器件标识”在 51页
- 局部控制，例如复位(见“复位控制”在 51页)，电源(见“功率控制”在 53页)和时钟控制(见“时钟控制”在 53页)
- 系统控制 (运行、睡眠和深度睡眠模式)，见“系统控制”在 55页

6.1.1 器件标识

7个只读寄存器给软件提供有关微控制器的信息，包括版本、元件型号、SRAM大小、Flash大小和其它特性。见**DID0**、**DID1**和**DC0-DC4** 寄存器。

6.1.2 复位控制

本小节论述复位过程中硬件方面的功能和复位序列之后的系统软件要求。

6.1.2.1 CMOD0和CMOD1测试模式控制管脚

定义了CMOD0和CMOD1两个管脚，生产过程中Luminous Micro用它们来测试器件。这两个管脚没有最终用户功能，不能被使用。CMOD管脚应该连接到地。

6.1.2.2 复位源

控制器有5个复位源：

1. 外部复位输入管脚 (\overline{RST}) 有效，见“ \overline{RST} 管脚有效”在 51页。
2. 上电复位 (POR)，见“上电复位 (POR)” 在 52页。
3. 内部掉电 (BOR) 检测器，见“掉电复位 (BOR)” 在 52页。
4. 软件启动的复位 (利用软件复位寄存器)，见“软件复位”在 53页。
5. 违反看门狗定时器复位条件，见“看门狗定时器复位”在 53页。

复位之后，复位原因 (**RESC**) 寄存器中的对应位置位。该寄存器中的位具有“粘着特性 (sticky)”，在经过多个复位序列之后仍能保持其状态，内部POR复位除外。内部POR复位之后，**RESC**寄存器中除POR指示器对应位之外的其它位都被清零。

6.1.2.3 \overline{RST} 管脚有效

外部复位管脚 (\overline{RST}) 可将微控制器复位。该复位信号使内核及所有外设复位，JTAG TAP控制器除外（见“JTAG 接口”在 41页）。外部复位序列如下：

1. 外部复位管脚 (\overline{RST}) 有效，然后失效。

2. 内部复位释放，内核从存储器加载初始堆栈指针、初始程序计数器以及由程序计数器指定的第一条指令，然后开始执行。为了同步，从 \overline{RST} 无效到复位序列的启动需要几个时钟周期的时间。


外部复位时序如图 20-10 在 419页所示。

6.1.2.4 上电复位 (POR)

上电复位 (POR) 电路对电源电压 (V_{DD}) 进行监测。当电源上升到阈值 (V_{TH}) 时，POR 电路产生一个到内部逻辑的复位信号。如果应用只使用POR 电路，则 \overline{RST} 输入需要通过一个上拉电阻 ($1K \sim 10K \Omega$) 连接到电源 (V_{DD})。

在片内上电复位脉冲结束时，器件必须正工作在指定的工作参数范围内。为了保证正确工作，器件的3.3V电源必须在它经过2.0V的10ms之内到达3.0V。如果应用要求使用一个外部复位来使器件保持在复位状态的时间长于内部POR， \overline{RST} 输入可以和图 6-1 在 52页所示的电路一起使用。

图 6-1. 延长复位时间的外部电路



R_1 和 C_1 定义了上电延时。 R_2 电阻缓解 \overline{RST} 输入的任何泄漏。 C_1 在电源关断时通过二极管 (D_1) 快速放电。

上电复位序列如下：

1. 控制器等待后来的外部复位 (\overline{RST}) 或内部POR变为无效。
2. 内部复位释放，内核从存储器加载初始堆栈指针、初始程序计数器以及由程序计数器指定的第一条指令，然后开始执行。

内部POR只在控制器最初上电时有效。上电复位时序如图 20-11 在 419页所示。

注意： 上电复位也复位JTAG控制器。外部复位不能复位JTAG控制器。

6.1.2.5 掉电复位 (BOR)

当输入电压下降导致内部掉电检测器有效时，能将控制器复位。该复位特性最初是禁止的，可通过软件使能。

系统提供的掉电检测电路在电源 (V_{DD}) 降至低于掉电阈值电压 (V_{BTH}) 时触发。如果检测到掉电条件，系统可产生控制器中断或系统复位。

掉电复位利用上电和掉电复位控制 (**PBORCTL**) 寄存器进行控制。**PBORCTL**寄存器的**BORIOR**位必须置位，以便出现掉电条件时触发一次复位。

掉电复位等效于外部 \overline{RST} 输入的一次有效，复位在恢复到合适的 V_{DD} 电平之前一直保持有效。在复位中断处理程序中可以检查**RESC**寄存器来确定掉电条件是否是复位的原因，这就允许软件确定需要恢复何种操作。

内部掉电复位时序如图 20-12 在 419页所示。

6.1.2.6 软件复位

软件可复位特定的外设或产生整个系统的复位。

外设可以单独由软件通过控制每个外设复位信号的3个寄存器（见**SRCRn**寄存器）来复位。如果寄存器中与外设对应的位置位，则相应的外设被复位。复位寄存器的编码与外设和片内功能的时钟门控的编码是一致的（见“系统控制”在 55页）。注：用于指定单元所有时钟的所有复位信号在软件启动复位时有效。

整个系统可以由软件通过置位Cortex-M3应用中断和复位控制寄存器的**SYSRESETREQ**位来复位，这可以将包括内核在内的整个系统复位。软件启动的系统复位序列如下：

1. 软件系统复位通过写ARM Cortex-M3应用中断和复位控制寄存器的**SYSRESETREQ**位来启动。
2. 内部复位有效。
3. 内部复位释放，控制器从存储器加载初始堆栈指针、初始程序计数器以及程序计数器指定的第一条指令，然后开始执行。

软件启动的系统复位时序如图 20-13 在 419页所示。

6.1.2.7 看门狗定时器复位

看门狗定时器模块的功能是防止系统挂起（hang）。看门狗定时器可配置成在第一次溢出（time out）时向控制器产生中断，在第二次溢出（time out）时产生复位信号。

在第一次溢出事件之后，将看门狗定时器装载（**WDTLOAD**）寄存器的值重装入32位计数器，定时器从该值继续递减计数。如果在第一次溢出中断清除之前定时器再次递减计数到零，并且复位信号已使能，则看门狗定时器将其复位信号发送到系统。看门狗定时器复位序列如下：

1. 看门狗定时器第二次溢出时不需要被服务。
2. 内部复位有效。
3. 内部复位释放，控制器从存储器加载初始堆栈指针、初始程序计数器以及程序计数器指定的第一条指令，然后开始执行。

看门狗复位时序如图 20-14 在 419页所示。

6.1.3 功率控制

Stellaris®微控制器提供一个集成的LDO稳压器，它可以被用来给控制器的大部份内部逻辑提供电源。LDO稳压器给软件提供了一种调整稳定值（regulated value）的机制，在2.25V~2.75V（2.25V和2.75V包含在内）或2.5 V±10%的范围内对电压进行小增量（VSTEP）调节。调节操作通过改变**LDO**功率控制（**LDOPCTL**）寄存器的**VADJ**域来实现。

注意： LDO的使用是可选的。内部逻辑可以由片内LDO或外部稳压器供电。如果LDO被使用，则LDO输出管脚连接到印刷电路板的VDD25管脚。在印刷电路板上LDO需要使用去耦电容。如果外部稳压器被使用，强烈建议外部稳压器只给控制器供电，不给印刷电路板上的其它器件提供电源。

6.1.4 时钟控制

系统控制决定了该部分的时钟控制。

6.1.4.1 基础时钟源

器件有4个时钟源可供使用：

- 内部振荡器 (**IOSC**)：内部振荡器是片内时钟源。它不需要使用任何外部元件。内部振荡器的频率是 $12\text{ MHz} \pm 30\%$ 。不依赖精确时钟源的应用可以使用这个时钟源来降低系统成本。内部振荡器是器件在POR过程中和POR之后使用的时钟源。如果需要主振荡器，软件必须在复位后使能主振荡器，并在改变时钟基准前使主振荡器稳定下来。
- 主振荡器：主振荡器用下面的其中一种方法来提供一个频率精确的时钟源：**osc0**输入管脚连接一个外部单端时钟源或在**osc0**输入和**osc1**输出管脚之间连接一个外部晶体。允许的晶体值取决于主振荡器是否用作PLL的时钟参考源。如果主振荡器用作PLL的时钟参考源，那么支持的晶体频率范围为 $3.579545\text{ MHz} \sim 8.192\text{ MHz}$ （ 3.579545 MHz 和 8.192 MHz 包含在内）。如果没有使用PLL，则支持的晶体频率在 1 MHz 和 8.192 MHz 之间。单端时钟源的范围从DC到器件的指定速率之间。支持的晶体在**RCC**寄存器的**XTAL**位中列出(见 66页)。
- 内部 30 kHz 的振荡器：内部 30 kHz 振荡器与内部振荡器类似，它提供 $30\text{ kHz} \pm 30\%$ 的工作频率。它主要用在深度睡眠的节电模式中。这个节电模式从减少的内部切换中获益，它还允许主振荡器掉电。
- 外部实时振荡器：外部实时振荡器提供一个低频率、精确的时钟基准。它的目的是给系统提供一个实时时钟源。实时振荡器是休眠模块的一部分（“休眠模块”在 108页），它也提供了一个精确的深度睡眠或休眠模式节电源。

内部系统时钟 (**sysclk**) 来自 4个时钟源以及内部PLL输出和4分频的内部振荡器 ($3\text{ MHz} \pm 30\%$)。PLL时钟基准的频率必须在 3.579545 MHz 到 8.192 MHz 的范围之内 (3.579545MHz 、 8.192MHz 和 16.384MHz 包括在内)。

运行模式时钟配置 (**RCC**) 和运行模式时钟配置2 (**RCC2**) 寄存器提供了系统时钟的控制。**RCC2**寄存器用来扩充域，提供了**RCC**寄存器包含之外的其它编码。使用时，**RCC2**寄存器中域的值被**RCC**寄存器相应域的逻辑使用。特别地，**RCC2**提供了更多分类的时钟配置选项。

6.1.4.2 主振荡器 (**MOSC**) 的晶体配置

主振荡器支持使用选择的晶体值。如果PLL使用主振荡器作为参考时钟，那么晶体支持的范围从 3.579545 到 8.192 MHz ，否则，晶体支持的范围从 1 到 8.192 MHz 。

RCC寄存器中的**XTAL**位(见 66页)描述了可用的晶体选择和默认的编程值。

软件用晶体值来配置**RCC**寄存器的**XTAL**域。如果PLL在设计中被使用，**XTAL**域的值就在内部转化成PLL设置。

6.1.4.3 PLL频率配置

PLL上电复位过程中默认是禁能的，如果需要，PLL可以以后通过软件将其使能。软件配置PLL输入参考时钟源，指定输出分频值来设置系统时钟频率，并使能PLL驱动输出。

如果主振荡器给PLL提供了时钟基准，软件可以从**XTAL**到 **PLL** 转换 (**PLLCFG**) 寄存器中使用硬件提供的用来编程PLL的转换(见 69页)。内部转换提供的转换在目标PLL VCO频率的 $\pm 1\%$ 以内。

66页的晶体值域 (**XTAL**) 描述了可用的晶体选择和**PLLCFG**寄存器的默认设置。晶体值被写入运行模式时钟配置(**RCC**)寄存器的**XTAL**域。只要**XTAL**域的值改变，新设置就被转换，内部PLL设置被更新。

6.1.4.4 PLL 模式

PLL有2种工作模式：正常模式和掉电模式。

- 正常模式：PLL倍频输入时钟基准并驱动输出。
- 掉电模式：大部分PLL内部电路被禁止，PLL不驱动输出。

使用**RCC/RCC2**寄存器的域来编程PLL模式（见 66页和 70页）。

6.1.4.5 PLL操作

如果PLL配置发生变化，则PLL输出频率不稳定，直到它重新会聚（重新锁定）到新的设置。配置改变和重新锁定之间的时间是T_{READY}（见表 20-6 在 412页）。在这段时间内，PLL不用作时钟源。

PLL通过下面的其中一种方法来改变：

- 更改为**RCC**寄存器的XTAL值——相同值的写入不会引起重新锁定。
- 使PLL从掉电模式变为正常模式。

定义了一个寄存器来测量T_{READY}的值。计数器的时钟由主振荡器提供。考虑到主振荡器的范围，递减计数器的初值设置为0x1200（即外部振荡器时钟为8.192MHz时大约为600μs）。此时将提供硬件确保PLL不用作系统时钟，直到上述其中一个变化之后满足T_{READY}条件。用户需要确保在**RCC/RCC2**寄存器切换成使用PLL之前必须有一个稳定的时钟源（类似于主振荡器）。

6.1.5 系统控制

为了节省功耗，**RCGCr**、**SCGCr**和**DCGCr**寄存器分别控制着控制器在运行、睡眠和深度睡眠模式时系统中每个外设或模块的时钟门控逻辑。

在运行模式下，控制器执行代码。在睡眠模式中，有效外设的时钟频率不变，但处理器不再需要时钟，所以也不再执行代码。在深度睡眠模式中，除了正在停止的处理器时钟之外，有效外设的时钟频率可以改变（由运行模式的时钟配置决定）。中断可使器件从其中一种睡眠模式返回到运行模式；睡眠模式在代码请求时进入。下面对每种模式进行更详细地描述。

定义了4种级别的器件操作：

- 运行模式。运行模式提供了处理器和**RCGCr**寄存器当前使能的所有外设的正常操作。系统时钟可以是包括PLL在内的任何可用的时钟源。
- 睡眠模式。睡眠模式通过Cortex-M3内核执行一条WFI（等待中断）指令进入。系统中任何适当配置的中断事件将使处理器回到运行模式。更详细的信息请见ARM® Cortex™-M3 技术参考手册的系统控制NVIC一节。

在睡眠模式中，Cortex-M3处理器内核和存储器子系统不使用时钟。当自动时钟门控使能时（见**RCC**寄存器），**SCGCr**寄存器使能的外设时钟被使用；而当自动时钟门控禁止时，**RCGCr**寄存器使能的外设时钟被使用。睡眠模式下的系统时钟，其时钟源和频率与运行模式下的相同。

- 深度睡眠模式。深度睡眠模式通过先写ARM Cortex-M3 NVIC系统控制寄存器的深度睡眠使能位、再执行一条WFI指令进入。系统中任何适当配置的中断事件将使处理器回到运行模式。更详细的信息请见ARM® Cortex™-M3 技术参考手册的系统控制NVIC一节。

Cortex-M3处理器内核和存储器子系统不使用时钟。当自动时钟门控使能时（见**RCC**寄存器），**DCGCr**寄存器使能的外设时钟被使用；而当自动时钟门控禁止时，**RCGCr**寄存器使能的外设时钟被使用。系统的时钟源默认是主振荡器或**DSLPCLKCFG**寄存器指定的内部振荡器，前提是其中一个时钟源要使能。当使用**DSLPCLKCFG**寄存器时，内部振荡器上电，如有必要，主振荡器可以掉电。如果PLL在执行WFI指令时运行，则硬件将使PLL掉电，并将有效**RCC/RCC2**寄存器的SYSDIV域分别替换成/16或/64。当出现深度睡眠退出事件时，硬件会把在深度睡眠阶段被停止的时钟使能之前，将系统时钟恢复为开始进入深度睡眠模式时采用的时钟源和频率。

- 休眠模式。这种模式下，器件主要功能部件的电源关断，只有休眠模块的电路有效。需要一个外部唤醒事件或RTC事件来使器件回到运行模式。Cortex-M3处理器和休眠模块之外的外设看见一个正常的“上电”序列，处理器启动运行代码。通过检查休眠模块寄存器可以确定已经从休眠模式重新启动。

6.2 初始化和配置

PLL的配置可通过直接对**RCC/RCC2**寄存器执行写操作来实现。如果**RCC2**寄存器正在使用，则USERCC2位必须置位，适当的**RCC2**位/域被使用。成功改变基于PLL的系统时钟所需的步骤如下：

1. 通过置位**RCC**寄存器的BYPASS位，清零寄存器的USESYS位来旁路PLL和系统时钟分频器。该操作将系统配置为选择“原始的（raw）”时钟源（使用主振荡器或内部振荡器），并在系统时钟切换为PLL之前允许新的PLL配置生效。
2. 选择晶体值（XTAL）和振荡器源（OSCSRC），并清零<P2><I5>RCC</I5>的PWRDN位和OEN位</P2><P6>**RCC/RCC2**的<I7>PWRDN</I7>位<P6>。XTAL域的设置操作将自动获得所选晶体的有效的PLL配置数据，清零PWRDN位将给PLL及其输出供电并将它们使能。
3. 在**RCC/RCC2**中选择所需的系统分频器（SYSDIV），置位**RCC**的USESYS位。SYSDIV域决定了微控制器的系统频率。
4. 通过查询原始中断状态（RIS）寄存器的PLLLRIS位来等待PLL锁定。
5. 通过清零**RCC/RCC2**中的BYPASS位来使能PLL的使用。

6.3 寄存器映射

表 6-1 在 56页列出了按功能分组的系统控制寄存器。列出的偏移量是相对于0x400F.E000的系统控制基址的寄存器地址的十六进制增量。

注意：未使用的系统控制寄存器空间保留用于未来使用或供给Luminary Micro公司内部使用。软件不应修改任何保留的存储器地址。

表 6-1. 系统控制 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	DID0	RO	-	器件标识0	58
0x004	DID1	RO	-	器件标识1	73
0x008	DC0	RO	0x003F.001F	器件功能0	75
0x010	DC1	RO	0x0001.33FF	器件功能1	76
0x014	DC2	RO	0x070F.5037	器件功能2	78
0x018	DC3	RO	0x3FFF.7FC0	器件功能3	80
0x01C	DC4	RO	0x0000.00FF	器件功能4	82
0x030	PBORCTL	R/W	0x0000.7FFD	掉电复位控制	60
0x034	LDOPCTL	R/W	0x0000.0000	LDO功率控制	61
0x040	SRCR0	RW	0x00000000	软件复位控制0	104
0x044	SRCR1	RW	0x00000000	软件复位控制1	105
0x048	SRCR2	RW	0x00000000	软件复位控制2	107
0x050	RIS	RO	0x0000.0000	原始中断状态	62
0x054	IMC	R/W	0x0000.0000	中断屏蔽控制	63
0x058	MISC	R/W1C	0x0000.0000	屏蔽后中断的状态和清零	64

偏移量	名称	类型	复位	描述	见页面
0x05C	RESC	R/W	-	复位原因	65
0x060	RCC	R/W	0x07A0.3AD1	运行模式时钟配置	66
0x064	PLLCFG	RO	-	XTAL到PLL转换	69
0x070	RCC2	R/W	0x0780.2800	运行模式时钟配置2	70
0x100	RCGC0	RW	0x00000040	运行模式时钟选通控制寄存器0	83
0x104	RCGC1	RW	0x00000000	运行模式时钟选通控制寄存器1	89
0x108	RCGC2	RW	0x00000000	运行模式时钟选通控制寄存器2	98
0x110	SCGC0	RW	0x00000040	睡眠模式时钟选通控制寄存器0	85
0x114	SCGC1	RW	0x00000000	睡眠模式时钟选通控制寄存器1	92
0x118	SCGC2	RW	0x00000000	睡眠模式时钟选通控制寄存器2	100
0x120	DCGC0	RW	0x00000040	深度睡眠模式时钟选通控制寄存器0	87
0x124	DCGC1	RW	0x00000000	深度睡眠模式时钟选通控制寄存器1	95
0x128	DCGC2	RW	0x00000000	深度睡眠模式时钟选通控制寄存器2	102
0x144	DSLPCLKCFG	R/W	0x0780.0000	深度睡眠时钟配置	72

6.4 寄存器描述

所有给出的地址都是相对于0x400F.E000的系统控制基址而言的。


寄存器 1: 器件标识0 (DID0) , 偏移量 0x000

该寄存器用来识别器件的版本。

器件标识0 (DID0)

偏移量 0x000

类型 RO, 复位 -



位/域	名称	类型	复位	描述
31	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
30:28	VER	RO	0x1	DID0版本 该域定义了DID0寄存器格式的版本。版本号是数字。VER域的值编码如下：
27:24	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
23:16	CLASS	RO	0x1	器件分类 CLASS域的值用来识别内部设计，根据内部设计，所有器件的全部掩膜组在特定的产品线中产生。CLASS域的值跟随新的产品线、fab过程中 的变化（例如，重新映射或收缩）而变化，或者，在MAJOR或MINOR域 需要和之前的器件区分开来时改变。CLASS域的值编码如下（所有其它 的编码保留）：
15:8	MAJOR	RO	-	主版本 这个域指定了器件的主版本号。主版本反映了设计的基本层的改变。 主版本编号在器件型号中以字母表示（A代表第一版，B代表第二版，依 此类推）。该域编码如下：
7:0	MINOR	RO	-	依此类推。

位/域	名称	类型	复位	描述								
7:0	MINOR	RO	-	<p>次版本</p> <p>这个字段指定了器件的次版本号。次版本反映了设计的金属层的改变。MAJOR域改变时MINOR域的值重新设置。这个域的值是数字，编码如下：</p> <table><thead><tr><th>值</th><th>描述</th></tr></thead><tbody><tr><td>0x0</td><td>原始器件，或者一个主版本更新。</td></tr><tr><td>0x1</td><td>第一个金属层改变。</td></tr><tr><td>0x2</td><td>第二个金属层改变。</td></tr></tbody></table> <p>依此类推。</p>	值	描述	0x0	原始器件，或者一个主版本更新。	0x1	第一个金属层改变。	0x2	第二个金属层改变。
值	描述											
0x0	原始器件，或者一个主版本更新。											
0x1	第一个金属层改变。											
0x2	第二个金属层改变。											


寄存器 2: 掉电复位控制 (PBORCTL) , 偏移量 0x030

该寄存器用来控制初始上电复位之后的复位条件。

掉电复位控制 (PBORCTL)

偏移量 0x030

类型 R/W, 复位 0x0000.7FFD




寄存器 3: LDO 功率控制 (LDOPCTL) , 偏移量 0x034

该寄存器的VADJ域用来调整片内输出电压 (V_{OUT})。

LDO 功率控制 (LDOPCTL)

偏移量 0x034

类型 R/W, 复位 0x0000.0000



值	V_{OUT} (V)
0x00	2.50
0x01	2.45
0x02	2.40
0x03	2.35
0x04	2.30
0x05	2.25
0x06-0x3F	保留
0x1B	2.75
0x1C	2.70
0x1D	2.65
0x1E	2.60
0x1F	2.55


寄存器 4: 原始中断状态 (RIS) , 偏移量 0x050

系统使用该寄存器来对原始中断进行控制。寄存器的位由硬件置位和清零。

原始中断状态 (RIS)

偏移量 0x050

类型 RO, 复位 0x0000.0000




寄存器 5: 中断屏蔽控制 (IMC) , 偏移量 0x054

系统使用该寄存器来控制中断屏蔽。

中断屏蔽控制 (IMC)

偏移量 0x054

类型 R/W, 复位 0x0000.0000




寄存器 6: 屏蔽后中断的状态和清零 (MISC) , 偏移量 0x058

系统使用该寄存器来控制RIS和IMC相与的结果，以便向控制器产生中断。寄存器的所有位都是R/W1C类型，因此这个动作也会清零RIS寄存器中相应的原始中断位（见62页）。

屏蔽后中断的状态和清零 (MISC)

偏移量 0x058

类型 R/W1C, 复位 0x0000.0000




寄存器 7: 复位原因 (RESC) , 偏移量 0x05C

这个寄存器在复位后根据复位原因来设置。这个寄存器中的位具有“粘着特性 (sticky) ”，在经过多个复位序列后仍保持状态，但当复位源是外部复位时例外。外部复位之后，RESC 寄存器的所有其它位全部清零。

复位原因 (RESC)

偏移量 0x05C

类型 R/W, 复位 -



寄存器 8: 运行模式时钟配置 (RCC) , 偏移量 0x060

该寄存器定义为提供时钟源控制和频率。

运行模式时钟配置 (RCC)

偏移量 0x060

类型 R/W, 复位 0x07A0.3AD1

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	保留				ACG	SYSDIV				USESYSDIV	保留				保留	
类型	RO	RO	RO	RO	R/W	R/W	R/W	R/W	R/W	R/W	RO	RO	RO	RO	RO	RO
复位	0	0	0	0	0	1	1	1	1	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留		PWRDN	保留	BYPASS	保留	XTAL				OSCSRC		保留	IOSCDIS	MOSCDIS	
类型	RO	RO	R/W	RO	R/W	RO	R/W	R/W	R/W	R/W	RO	R/W	RO	RO	R/W	R/W
复位	0	0	1	1	1	0	1	0	1	1	0	1	0	0	0	1

位/域	名称	类型	复位	描述
31:28	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
27	ACG	R/W	0	<p>自动时钟门控</p> <p>该位指定在控制器进入睡眠或深度睡眠模式时系统是否分别使用睡眠模式时钟门控控制 (SCGCn) 寄存器和深度睡眠模式时钟门控控制 (DCGCn) 寄存器。如果该位置位，当控制器处于睡眠模式时，使用 SCGCn 或 DCGCn 寄存器来控制分配给外设的时钟。否则，当控制器进入睡眠模式时，使用运行模式时钟门控控制 (RCGCn) 寄存器。</p> <p>在运行模式中，总是使用RCGCn 寄存器来控制时钟。</p> <p>这样就可以在控制器处于睡眠模式并且不需要使用外设时降低功耗。</p>

位/域	名称	类型	复位	描述																																																			
26:23	SYSDIV	R/W	0xF	<p>系统时钟分频值 指定使用哪个分频值来从PLL输出产生系统时钟。 PLL VCO的频率是400 MHz。</p> <table> <thead> <tr> <th>值</th> <th>分频值 (BYPASS=1)</th> <th>频率 (BYPASS=0)</th> </tr> </thead> <tbody> <tr><td>0x0</td><td>保留</td><td>保留</td></tr> <tr><td>0x1</td><td>/2</td><td>保留</td></tr> <tr><td>0x2</td><td>/3</td><td>保留</td></tr> <tr><td>0x3</td><td>/4</td><td>50 MHz</td></tr> <tr><td>0x4</td><td>/5</td><td>40 MHz</td></tr> <tr><td>0x5</td><td>/6</td><td>33.33 MHz</td></tr> <tr><td>0x6</td><td>/7</td><td>28.57 MHz</td></tr> <tr><td>0x7</td><td>/8</td><td>25 MHz</td></tr> <tr><td>0x8</td><td>/9</td><td>22.22 MHz</td></tr> <tr><td>0x9</td><td>/10</td><td>20 MHz</td></tr> <tr><td>0xA</td><td>/11</td><td>18.18 MHz</td></tr> <tr><td>0xB</td><td>/12</td><td>16.67 MHz</td></tr> <tr><td>0xC</td><td>/13</td><td>15.38 MHz</td></tr> <tr><td>0xD</td><td>/14</td><td>14.29 MHz</td></tr> <tr><td>0xE</td><td>/15</td><td>13.33 MHz</td></tr> <tr><td>0xF</td><td>/16</td><td>12.5 MHz (默认)</td></tr> </tbody> </table>	值	分频值 (BYPASS=1)	频率 (BYPASS=0)	0x0	保留	保留	0x1	/2	保留	0x2	/3	保留	0x3	/4	50 MHz	0x4	/5	40 MHz	0x5	/6	33.33 MHz	0x6	/7	28.57 MHz	0x7	/8	25 MHz	0x8	/9	22.22 MHz	0x9	/10	20 MHz	0xA	/11	18.18 MHz	0xB	/12	16.67 MHz	0xC	/13	15.38 MHz	0xD	/14	14.29 MHz	0xE	/15	13.33 MHz	0xF	/16	12.5 MHz (默认)
值	分频值 (BYPASS=1)	频率 (BYPASS=0)																																																					
0x0	保留	保留																																																					
0x1	/2	保留																																																					
0x2	/3	保留																																																					
0x3	/4	50 MHz																																																					
0x4	/5	40 MHz																																																					
0x5	/6	33.33 MHz																																																					
0x6	/7	28.57 MHz																																																					
0x7	/8	25 MHz																																																					
0x8	/9	22.22 MHz																																																					
0x9	/10	20 MHz																																																					
0xA	/11	18.18 MHz																																																					
0xB	/12	16.67 MHz																																																					
0xC	/13	15.38 MHz																																																					
0xD	/14	14.29 MHz																																																					
0xE	/15	13.33 MHz																																																					
0xF	/16	12.5 MHz (默认)																																																					
				当读运行模式时钟配置 (RCC) 寄存器 (见 66页) 时, 如果请求的分频值更小并且正在使用PLL, 则SYSDIV的值是MINSYSDIV。这个更小的值允许分频非PLL时钟源。																																																			
22	USESYSDIV	R/W	0	<p>使能系统时钟分频器 使用系统时钟分频器作为系统的时钟源。当选择PLL作为时钟源时, 将强制使用系统时钟分频器。</p>																																																			
21:14	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读—修改—写操作过程中应当保持不变。																																																			
13	PWRDN	R/W	1	<p>PLL 掉电 该位与PLL PWRDN输入相关联。1的复位值使PLL掉电。</p>																																																			
12	保留	RO	1	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读—修改—写操作过程中应当保持不变。																																																			
11	BYPASS	R/W	1	<p>PLL旁路 选择是从PLL输出还是OSC时钟源获得系统时钟。如果该位置位, 则从OSC时钟源获得系统时钟。否则, 驱动系统的时钟是经系统分频器分频的PLL输出时钟。</p> <p>注意: 为了能正确工作, ADC模块的时钟必须由PLL或直接由14MHz ~18MHz的时钟源提供。尽管ADC工作在14~18 MHz的频率范围内, 但为了维持1M次/秒的采样速率, ADC必须被提供一个16MHz的时钟源。</p>																																																			
10	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读—修改—写操作过程中应当保持不变。																																																			

位/域	名称	类型	复位	描述
9:6	XTAL	R/W	0xB	晶体值 该域指定了与主振荡器相关的晶体的值。该域的编码在下面提供。
			值	不使用PLL时的晶体频率 (MHz) 使用PLL时的晶体频率 (MHz)
			0x0	1.000 保留
			0x1	1.8432 保留
			0x2	2.000 保留
			0x3	2.4576 保留
			0x4	3.579545 MHz
			0x5	3.6864 MHz
			0x6	4 MHz
			0x7	4.096 MHz
			0x8	4.9152 MHz
			0x9	5 MHz
			0xA	5.12 MHz
			0xB	6 MHz (复位值)
			0xC	6.144 MHz
			0xD	7.3728 MHz
			0xE	8 MHz
			0xF	8.192 MHz
5:4	OSCSRC	R/W	0x1	振荡源 从OSC的4个输入源中选择。值为：
			值	输入源
			0x0	主振荡器 (默认)
			0x1	内部振荡器 (默认)
			0x2	内部振荡器/4 (如果用作PLL的输入，则这是必须的)
			0x3	保留
3:2	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
1	IOSCDIS	R/W	0	内部振荡器禁能 0：内部振荡器 (IOSC) 被使能。 1：内部振荡器被禁能。
0	MOSCDIS	R/W	1	主振荡器禁能 0：主振荡器被使能。 1：主振荡器被禁能 (默认)。

寄存器 9: XTAL到PLL转换 (PLLCFG) , 偏移量 0x064

该寄存器提供将外部晶振频率转换为适当的PLL设置的方法。它在复位序列的执行过程中被初始化，并且，一旦运行模式时钟配置 (RCC) 寄存器的 XTAL域的值改变，寄存器的值就随之更新（见 66页）。


PLL的频率用PLLCFG域的值计算得到，如下所示：

$$\text{PLLFreq} = \text{OSCFreq} * F / (R + 1)$$

XTAL到PLL转换 (PLLCFG)

偏移量 0x064

类型 RO, 复位 -



寄存器 10: 运行模式时钟配置2 (RCC2) , 偏移量 0x070

当USERCC2位被置位时，这个寄存器可以取代**RCC**类似的寄存器域。这就允许RCC2被用来扩展功能，同时也提供了一个向后兼容先前器件的方法。**RCC2**寄存器中的域和它们在**RCC**寄存器中占用相同的位位置，**LSB对齐**。

SYSDIV2域更宽，因此可能附加有更大的分频值。这样就可以获得更低的系统时钟频率，进一步降低深度睡眠的功耗。

运行模式时钟配置2 (RCC2)

偏移量 0x070

类型 R/W, 复位 0x0780.2800

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
USERCC2	保留				SYS DIV2							保留			
类型	R/W	RO	RO	R/W	R/W	R/W	R/W	R/W	RO	RO	RO	RO	RO	RO	RO
复位	0	0	0	0	1	1	1	1	0	0	0	0	0	0	0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PWRDN2	保留	BYPASS2	保留					OSCSRC2			保留			
类型	RO	RO	R/W	RO	R/W	RO	RO	RO	R/W	R/W	R/W	RO	RO	RO	RO
复位	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
31	USERCC2	R/W	0	使用RCC2 该位置位时替换 RCC 寄存器中的域。
30:29	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
28:23	SYSDIV2	R/W	0x0F	系统时钟分频值 指定使用哪个分频值来从PLL输出产生系统时钟。 PLL VCO的频率是400 MHz。 这个域比 RCC 寄存器的SYSDIV域更宽，可以提供更多的分频值。这就允许系统时钟在深度睡眠模式中能在低很多的频率下运行。例如， RCC 寄存器的SYSDIV域的编码为1111时提供的分频值是/16，而 RCC2 寄存器的SYSDIV2域的编码为11111时提供的分频值是/64。
22:14	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
13	PWRDN2	R/W	1	掉电PLL 该位置位时使PLL掉电。
12	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
11	BYPASS2	R/W	1	旁路PLL 该位置位时旁路时钟源的PLL。
10:7	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。

位/域	名称	类型	复位	描述
6:4	OSCSRC2	R/W	0x0	系统时钟源 值 描述 0x0 主振荡器(MOSC) 0x1 内部振荡器(IOSC) 0x2 内部振荡器 / 4 0x3 30 kHz的内部振荡器 0x7 32 kHz的外部振荡器
3:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。


寄存器 11: 深度睡眠时钟配置 (DSLPCLKCFG) , 偏移量 0x144

这个寄存器为深度睡眠模式的硬件控制提供了配置信息。

深度睡眠时钟配置 (DSLPCLKCFG)

偏移量 0x144

类型 R/W, 复位 0x0780.0000



值	名称	描述
0x0	NOORIDE	不替换振荡器时钟源。
0x1	IOSC	使用内部12MHz的振荡器作为时钟源
0x3	30kHz	使用30kHz的内部振荡器
0x7	32kHz	使用32kHz的外部振荡器


寄存器 12: 器件标识1 (DID1) , 偏移量 0x004

该寄存器用来标识器件所属系列、型号、温度范围，管脚数，和封装类型。

器件标识1 (DID1)

偏移量 0x004

类型 RO, 复位 -



位/域	名称	类型	复位	描述
31:28	VER	RO	0x1	DID1版 该域定义了DID1寄存器格式的版本。版本号是数字的。该VER位域的值编码如下(所有其它编码保留)： 值 描述值 0x1 DID1寄存器格式的第一版, 包括Stellaris系列Fury-Class器件。
27:24	FAM	RO	0x0	系列 这个位域提供Luminary Micro产品阵容内器件的系列标识符。该值编码如下 (所有其它编码都保留)： 值 描述值 0x0 Stellaris系列微控制器, 即所有带外部型号的器件都以LM3S开头。
23:16	PARTNO	RO	0xC5	器件型号 这个位域提供了系列内器件的型号。该值编码如下 (所有其它编码保留)： 值 描述值 0xC5 LM3S1138
15:13	PINCOUNT	RO	0x2	封装管脚数 这个位域规定了器件封装的管脚数。该值编码如下 (所有其它编码保留)： 值 描述值 0x2 100-脚封装
12:8	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读-修改-写操作过程中应该保持不变。

位/域	名称	类型	复位	描述								
7:5	TEMP	RO	0x1	<p>温度范围</p> <p>这个位域规定了器件的温度范围。该值编码如下（所有其它编码保留）：</p> <table> <tr> <td>值</td><td>描述值</td></tr> <tr> <td>0x1</td><td>工业温度范围(-40°C ~ 85°C)</td></tr> </table>	值	描述值	0x1	工业温度范围(-40°C ~ 85°C)				
值	描述值											
0x1	工业温度范围(-40°C ~ 85°C)											
4:3	PKG	RO	0x1	<p>封装类型</p> <p>这个位域规定了封装类型。该值编码如下（所有其它编码保留）：</p> <table> <tr> <td>值</td><td>描述值</td></tr> <tr> <td>0x1</td><td>LQFP封装</td></tr> </table>	值	描述值	0x1	LQFP封装				
值	描述值											
0x1	LQFP封装											
2	RoHS	RO	1	<p>RoHS兼容性</p> <p>这个位决定器件是否符合RoHS标准。A1表示器件符合RoHS标准。</p>								
1:0	QUAL	RO	-	<p>认证情况</p> <p>这个位域决定了器件的认证情况。该值编码如下（所有其它编码保留）：</p> <table> <tr> <td>值</td><td>描述值</td></tr> <tr> <td>0x0</td><td>工程样片(未经认证)</td></tr> <tr> <td>0x1</td><td>试制生产(未经认证)</td></tr> <tr> <td>0x2</td><td>完全通过认证</td></tr> </table>	值	描述值	0x0	工程样片(未经认证)	0x1	试制生产(未经认证)	0x2	完全通过认证
值	描述值											
0x0	工程样片(未经认证)											
0x1	试制生产(未经认证)											
0x2	完全通过认证											


寄存器 13: 器件功能0 (DC0) , 偏移量 0x008

该寄存器根据元件来预先定义并能用来验证其特性。

器件功能0 (DC0)

偏移量 0x008

类型 RO, 复位 0x003F.001F



位/域 名称 类型 复位 描述

31:16 SRAMSZ RO 0x003F SRAM大小
表示片内SRAM存储器的大小。

值 描述值
0x003F 16KB SRAM

15:0 FLASHSZ RO 0x001F Flash大小
表示片内Flash存储器的大小。

值 描述值
0x001F 64KB Flash

寄存器 14: 器件功能1 (DC1) , 偏移量 0x010

该寄存器提供系统中可用的一系列特性。Stellaris系列使用该寄存器格式来表明在特定器件中可使用下面的系列特性: CAN, PWM, ADC, 看门狗, 休眠模块和调试功能。该寄存器也指示最大的时钟频率和最大的ADC采样率。该寄存器与RCGC0, SCGC0, 和DCGC0时钟控制寄存器以及SRCR0软件复位控制寄存器一致。

器件功能1 (DC1)

偏移量 0x010

类型 RO, 复位 0x0001.33FF

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	保留															ADC
类型	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	MINSYSDIV				MAXADCSPD				MPU	HIB	TEMPSNS	PLL	WDT	SWO	SWD	JTAG
类型	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
复位	0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1

位/域	名称	类型	复位	描述
31:17	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
16	ADC	RO	1	ADC模块存在 置位时，表示存在ADC模块。
15:12	MINSYSDIV	RO	0x3	系统时钟分频器 系统时钟的最小4位分频值。复位值与硬件无关。参考RCC 寄存器以便了解如何使用SYSDIV位来改变系统时钟除数。 值 描述值 0x3 指定一个PLL四分频的50-MHz CPU时钟。
11:8	MAXADCSPD	RO	0x3	ADC最大速率 这个位域表示ADC采样数据的最大速率。 值 描述值 0x3 1M次采样/秒
7	MPU	RO	1	MPU存在标志 置位时表示存在Cortex-M3存储器保护单元 (MPU) 模块。有关MPU的详细内容请参考Cortex-M3技术参考手册。
6	HIB	RO	1	休眠模块的存在标志 置位时表示存在休眠模块。
5	TEMPSNS	RO	1	温度传感器存在标志。 置位时表示存在温度传感器。
4	PLL	RO	1	PLL存在标志。 置位时表示存在片上锁相环 (PLL) 。

位/域	名称	类型	复位	描述
3	WDT	RO	1	看门狗定时器存在标志。 置位时表示存在看门狗定时器。
2	SWO	RO	1	SWO跟踪端口存在标志 置位时表示存在串行线输出（SWO）跟踪端口。
1	SWD	RO	1	SWD存在标志 置位时表示存在串行线调试器（SWD）。
0	JTAG	RO	1	JTAG存在标志 置位时表示存在JTAG调试器接口。

寄存器 15: 器件功能2 (DC2) , 偏移量 0x014

该寄存器提供系统中可使用的一系列特性。Stellaris系列使用该寄存器格式来表明在特定器件中可使用下面的系列特性：模拟比较器通用定时器，I2C，QEI，SSI 和 UART。该寄存器的格式与 **RCGC1**, **SCGC1**, and **DCGC1** 时钟控制寄存器和 **SRCR1** 软件复位控制寄存器一致。

器件功能2 (DC2)

偏移量 0x014

类型 RO, 复位 0x070F.F5037

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
类型	RO	RO	RO	RO	RO	COMP2	COMP1	COMP0	保留	保留	保留	保留	TIMER3	TIMER2	TIMER1	TIMER0
复位	0	0	0	0	0	1	1	1	0	0	0	0	1	1	1	1
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
类型	保留	I2C1	保留	I2C0	保留	保留	保留	保留	保留	保留	SSI1	SSI0	保留	UART2	UART1	UART0
复位	0	1	0	1	0	0	0	0	0	0	1	1	0	1	1	1

位/域	名称	类型	复位	描述
31:27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
26	COMP2	RO	1	模拟比较器2存在标志 置位时表示存在模拟比较器2。
25	COMP1	RO	1	模拟比较器1存在标志 置位时表示存在模拟比较器1。
24	COMP0	RO	1	模拟比较器0存在标志 置位时表示存在模拟比较器0。
23:20	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
19	TIMER3	RO	1	定时器3存在标志 置位时表示存在通用定时器模块3。
18	TIMER2	RO	1	定时器2存在标志 置位时表示存在通用定时器模块2。
17	TIMER1	RO	1	定时器1存在标志 置位时，表示存在通用定时器模块1。
16	TIMER0	RO	1	定时器0存在标志 置位时表示存在通用定时器模块0。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
14	I2C1	RO	1	I2C模块1存在标志 置位时表示存在I2C模块1。

位/域	名称	类型	复位	描述
13	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
12	I2C0	RO	1	I2C模块0存在标志 置位时表示存在I2C模块0。
11:6	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
5	SSI1	RO	1	SSI1存在标志 置位时表示存在SSI模块1。
4	SSI0	RO	1	SSI0存在标志 置位时表示存在SSI模块0。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
2	UART2	RO	1	UART2存在标志 置位时表示存在UART模块2。
1	UART1	RO	1	UART1存在标志 置位时表示存在UART模块1。
0	UART0	RO	1	UART0存在标志 置位时表示存在UART模块0。

寄存器 16: 器件功能3 (DC3) , 偏移量 0x018

该寄存器提供一系列在系统中可以使用的特性。Stellaris系列使用该寄存器格式来表明在特定器件中可使用下面的特性：模拟比较器I/O, CCP I/O, ADC I/O 和 PWM I/O。

器件功能3 (DC3)

偏移量 0x018

类型 RO, 复位 0x3FFF.7FC0

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
类型	保留	CCP5	CCP4	CCP3	CCP2	CCP1	CCP0	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0	
复位	RO 0	RO 0	RO 1													
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
类型	保留	C2O	C2PLUS	C2MINUS	C1O	C1PLUS	C1MINUS	C0O	C0PLUS	C0MINUS	保留	保留	保留	保留	保留	
复位	RO 0	RO 1	RO 0	RO 0	RO 0	RO 0	RO 0									

位/域	名称	类型	复位	描述
31:30	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
29	CCP5	RO	1	CCP5管脚存在标志 置位时表示存在捕获/比较/PWM管脚5。
28	CCP4	RO	1	CCP4管脚存在标志 置位时表示存在捕获/比较/PWM管脚4。
27	CCP3	RO	1	CCP3管脚存在标志。 置位时表示存在捕获/比较/PWM管脚3。
26	CCP2	RO	1	CCP2管脚存在标志。 置位时表示存在捕获/比较/PWM管脚2。
25	CCP1	RO	1	CCP1管脚存在标志 置位时表示存在捕获/比较/PWM管脚1。
24	CCP0	RO	1	CCP0管脚存在标志。 置位时表示存在捕获/比较/PWM管脚0。
23	ADC7	RO	1	ADC7管脚存在标志。 置位时表示存在ADC管脚7。
22	ADC6	RO	1	ADC6管脚存在标志。 置位时表示存在ADC管脚6。
21	ADC5	RO	1	ADC5管脚存在标志 置位时表示存在ADC管脚5。
20	ADC4	RO	1	ADC4管脚存在标志 置位时表示存在ADC管脚4。

位/域	名称	类型	复位	描述
19	ADC3	RO	1	ADC3管脚存在标志 置位时表示存在ADC管脚3。
18	ADC2	RO	1	ADC2管脚存在标志 置位时表示存在ADC管脚2。
17	ADC1	RO	1	ADC1管脚存在标志。 置位时表示存在ADC管脚1。
16	ADC0	RO	1	ADC0管脚存在标志。 置位时表示存在ADC管脚0。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
14	C2O	RO	1	C2o管脚存在标志。 置位时表示存在模拟比较器2输出管脚。
13	C2PLUS	RO	1	C2+管脚存在标志 置位时表示存在模拟比较器2 (+) 输入管脚。
12	C2MINUS	RO	1	C2-管脚存在标志 置位时表示存在模拟比较器2 (-) 输入管脚。
11	C1O	RO	1	C1o管脚存在标志 置位时表示存在模拟比较器1输出管脚。
10	C1PLUS	RO	1	C1+管脚存在标志 置位时表示存在模拟比较器1 (+) 输入管脚。
9	C1MINUS	RO	1	C1-管脚存在标志。 置位时表示存在模拟比较器1 (-) 输入管脚。
8	C0O	RO	1	C0o管脚存在标志。 置位时表示存在模拟比较器0输出管脚。
7	C0PLUS	RO	1	C0+管脚存在标志 置位时表示存在模拟比较器0 (+) 输入管脚。
6	C0MINUS	RO	1	C0-管脚存在标志 置位时表示存在模拟比较器0 (-) 输入管脚。
5:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。


寄存器 17: 器件功能4 (DC4) , 偏移量 0x01C

该寄存器提供在系统中可以使用的一系列特性。Stellaris 系列使用该寄存器格式来表明在特定器件中可使用下面的特性：以太网MAC和PHY, GPIO 以及 CCP I/O。该寄存器的格式与 **RCGC2**, **SCGC2** 和 **DCGC2** 时钟控制寄存器以及 **SRCR2** 软件复位控制寄存器一致。

器件功能4 (DC4)

偏移量 0x01C

类型 RO, 复位 0x0000.00FF




寄存器 18: 运行模式时钟选通控制寄存器0 (RCGC0) , 偏移量 0x100

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC0** 是运行操作的时钟配置寄存器，**SCGC0** 是睡眠操作的时钟配置寄存器，**DCCG0** 是深度睡眠操作的时钟配置寄存器。运行模式时钟配置(RCC)寄存器的ACG位置位时，便是系统使用睡眠模式。

运行模式时钟选通控制寄存器0 (RCGC0)

偏移量 0x100
类型 RW, 复位 0x00000040




位/域	名称	类型	复位	描述
5:4	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
3	WDT	R/W	0	WDT时钟选通控制 这个位控制WDT模块的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
2:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。

寄存器 19: 睡眠模式时钟选通控制寄存器0 (SCGC0) , 偏移量 0x110

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC0**是运行操作的时钟配置寄存器，**SCGC0**是睡眠操作的时钟配置寄存器，**DCCG0**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器中的ACG位置位时，表示系统使用睡眠模式。

睡眠模式时钟选通控制寄存器0 (SCGC0)

偏移量 0x110
类型 RW, 复位 0x00000040




位/域	名称	类型	复位	描述
5:4	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
3	WDT	R/W	0	WDT时钟选通控制 WDT时钟选通控制。这个位控制WDT模块的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将产生总线故障。
2:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。

寄存器 20: 深度睡眠模式时钟选通控制寄存器0 (DCGC0) , 偏移量 0x120

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC0**是运行操作的时钟配置寄存器，**SCGC0**是睡眠操作的时钟配置寄存器，**DCGC0**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器中的ACG位置位时表示系统使用睡眠模式。

深度睡眠模式时钟选通控制寄存器0 (DCGC0)

偏移量 0x120
类型 RW, 复位 0x00000040



位/域	名称	类型	复位	描述
5:4	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
3	WDT	R/W	0	WDT时钟选通控制 这个位控制WDT模块的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
2:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。

寄存器 21: 运行模式时钟选通控制寄存器1 (RCGC1) , 偏移量 0x104

该寄存器控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。RCGC1是运行操作的时钟配置寄存器，SCGC1是睡眠操作的时钟配置寄存器，DCGC1是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器的ACG位置位时，表示系统使用睡眠模式。

运行模式时钟选通控制寄存器1 (RCGC1)

偏移量 0x104

类型 RW, 复位 0x00000000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
	保留					COMP2	COMP1	COMP0	保留					TIMER3	TIMER2	TIMER1	TIMER0
类型	RO	RO	RO	RO	RO	R/W	R/W	R/W	RO	RO	RO	RO	R/W	R/W	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	保留	I2C1	保留	I2C0	保留							SSI1	SSI0	保留	UART2	UART1	UART0
类型	RO	R/W	RO	R/W	RO	RO	RO	RO	RO	RO	RO	R/W	R/W	RO	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

位/域	名称	类型	复位	描述
31:27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
26	COMP2	R/W	0	模拟比较器2时钟选通 这个位控制模拟比较器2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
25	COMP1	R/W	0	模拟比较器1时钟选通 这个位控制模拟比较器1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
24	COMP0	R/W	0	模拟比较器0时钟选通 这个位控制模拟比较器0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
23:20	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
19	TIMER3	R/W	0	定时器3时钟选通控制 这个位控制通用定时器模块3的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
18	TIMER2	R/W	0	定时器2时钟选通控制 这个位控制通用定时器模块2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。

位/域	名称	类型	复位	描述
17	TIMER1	R/W	0	定时器1时钟选通控制 这个位控制通用定时器模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
16	TIMER0	R/W	0	定时器0时钟选通控制 这个位控制通用定时器模块0时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
14	I2C1	R/W	0	I2C1时钟选通控制 这个位控制I2C模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
13	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
12	I2C0	R/W	0	I2C0时钟选通控制 这个位控制I2C模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
11:6	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
5	SSI1	R/W	0	SSI1时钟选通控制 这个位控制SSI模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
4	SSI0	R/W	0	SSI0时钟选通控制 这个位控制SSI模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
2	UART2	R/W	0	UART2时钟选通控制 这个位控制UART模块2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
1	UART1	R/W	0	UART1时钟选通控制 这个位控制UART模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。

位/域	名称	类型	复位	描述
0	UART0	R/W	0	UART0时钟选通控制 这个位控制 UART 模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。

寄存器 22: 睡眠模式时钟选通控制寄存器1 (SCGC1) , 偏移量 0x114

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC1**是运行操作的时钟配置寄存器，**SCGC1**是睡眠操作的时钟配置寄存器，**DCCG1**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器的ACG位置位时，表示系统使用睡眠模式。

睡眠模式时钟选通控制寄存器1 (SCGC1)

偏移量 0x114
类型 RW, 复位 0x00000000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
	保留					COMP2	COMP1	COMP0	保留					TIMER3	TIMER2	TIMER1	TIMER0
类型	RO	RO	RO	RO	RO	R/W	R/W	R/W	RO	RO	RO	RO	R/W	R/W	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	保留	I2C1	保留	I2C0	保留							SSI1	SSI0	保留	UART2	UART1	UART0
类型	RO	R/W	RO	R/W	RO	RO	RO	RO	RO	RO	RO	R/W	R/W	RO	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

位/域	名称	类型	复位	描述
31:27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
26	COMP2	R/W	0	模拟比较器2时钟选通 这个位控制模拟比较器2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
25	COMP1	R/W	0	模拟比较器1时钟选通 这个位控制模拟比较器1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
24	COMP0	R/W	0	模拟比较器0时钟选通 这个位控制模拟比较器0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
23:20	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
19	TIMER3	R/W	0	定时器3时钟选通控制 这个位控制通用定时器模块3的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。
18	TIMER2	R/W	0	定时器2时钟选通控制 该位控制着通用定时器模块2的时钟选通。如果该位置位，则功能单元接收时钟并运行。否则，功能单元不使用时钟并禁能。如果功能单元不使用时钟，则对功能单元执行读或写操作将产生总线错误。

位/域	名称	类型	复位	描述
17	TIMER1	R/W	0	定时器1时钟选通控制 这个位控制通用定时器模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
16	TIMER0	R/W	0	定时器0时钟选通控制 这个位控制通用定时器模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
14	I2C1	R/W	0	I2C1时钟选通控制 这个位控制I2C模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
13	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
12	I2C0	R/W	0	I2C0时钟选通控制 这个位控制I2C模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
11:6	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
5	SSI1	R/W	0	SSI1时钟选通控制 这个位控制SSI模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
4	SSI0	R/W	0	SSI0时钟选通控制 这个位控制SSI模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
2	UART2	R/W	0	UART2时钟选通控制 这个位控制UART模块2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
1	UART1	R/W	0	UART1时钟选通控制 这个位控制UART模块1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。

位/域	名称	类型	复位	描述
0	UART0	R/W	0	UART0时钟选通控制 这个位控制 UART 模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。

寄存器 23: 深度睡眠模式时钟选通控制寄存器1 (DCGC1) , 偏移量 0x124

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC1**是运行操作的时钟配置寄存器，**SCGC1**是睡眠操作的时钟配置寄存器，**DCGC1**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(**RCC**)寄存器的ACG位置位时，表示系统使用睡眠模式。

深度睡眠模式时钟选通控制寄存器1 (DCGC1)

偏移量 0x124

类型 RW, 复位 0x00000000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
	保留					COMP2	COMP1	COMP0	保留					TIMER3	TIMER2	TIMER1	TIMER0
类型	RO	RO	RO	RO	RO	R/W	R/W	R/W	RO	RO	RO	RO	R/W	R/W	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	保留	I2C1	保留	I2C0	保留							SSI1	SSI0	保留	UART2	UART1	UART0
类型	RO	R/W	RO	R/W	RO	RO	RO	RO	RO	RO	RO	R/W	R/W	RO	R/W	R/W	
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

位/域	名称	类型	复位	描述
31:27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
26	COMP2	R/W	0	模拟比较器2时钟选通 这个位控制模拟比较器2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
25	COMP1	R/W	0	模拟比较器1时钟选通 这个位控制模拟比较器1的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
24	COMP0	R/W	0	模拟比较器0时钟选通 这个位控制模拟比较器0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
23:20	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
19	TIMER3	R/W	0	定时器3时钟选通控制 这个位控制通用定时器模块3的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
18	TIMER2	R/W	0	定时器2时钟选通控制 这个位控制通用定时器模块2的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。

位/域	名称	类型	复位	描述
17	TIMER1	R/W	0	定时器1时钟选通控制 这个位控制通用定时器模块 1 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
16	TIMER0	R/W	0	定时器0时钟选通控制 这个位控制通用定时器模块 0 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
14	I2C1	R/W	0	I2C1时钟选通控制 这个位控制I2C模块 1 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
13	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
12	I2C0	R/W	0	I2C0时钟选通控制 这个位控制I2C模块 0 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
11:6	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
5	SSI1	R/W	0	SSI1时钟选通控制 这个位控制SSI模块 1 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
4	SSI0	R/W	0	SSI0时钟选通控制 这个位控制SSI模块 0 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
2	UART2	R/W	0	UART2时钟选通控制 这个位控制UART模块 2 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
1	UART1	R/W	0	UART1时钟选通控制 这个位控制UART模块 1 的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。


位/域	名称	类型	复位	描述
0	UART0	R/W	0	UART0时钟选通控制 这个位控制 UART 模块0的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。

寄存器 24: 运行模式时钟选通控制寄存器2 (RCGC2) , 偏移量 0x108

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC2**是运行操作的时钟配置寄存器，**SCGC2**是睡眠操作的时钟配置寄存器，**DCCG2**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置 (**RCC**) 寄存器的ACG位置位时，表示系统使用睡眠模式。

运行模式时钟选通控制寄存器2 (RCGC2)

偏移量 0x108
类型 RW, 复位 0x00000000




位/域	名称	类型	复位	描述
2	GPIOC	R/W	0	端口C时钟选通控制 这个位控制端口C的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
1	GPIOB	R/W	0	端口B时钟选通控制 这个位控制端口B的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
0	GPIOA	R/W	0	端口A时钟选通控制 这个位控制端口A的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。

寄存器 25: 睡眠模式时钟选通控制寄存器2 (SCGC2) , 偏移量 0x118

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC2**是运行操作的时钟配置寄存器，**SCGC2**是睡眠操作的时钟配置寄存器，**DCCG2**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器的ACG位置位时，表示系统使用睡眠模式。

睡眠模式时钟选通控制寄存器2 (SCGC2)

偏移量 0x118
类型 RW, 复位 0x00000000



位/域	名称	类型	复位	描述
2	GPIOC	R/W	0	端口C时钟选通控制 这个位控制端口C的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
1	GPIOB	R/W	0	端口B时钟选通控制 这个位控制端口B的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
0	GPIOA	R/W	0	端口A时钟选通控制 这个位控制端口A的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误


寄存器 26: 深度睡眠模式时钟选通控制寄存器2 (DCGC2) , 偏移量 0x128

该寄存器用来控制时钟选通逻辑。每个位控制一个给定接口、功能、或单元的时钟使能。如果置位，则对应的单元接收时钟并运行。否则，对应的单元不使用时钟并禁止（节能）。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线故障。除非特别说明，否则这些位的复位状态都为0（不使用时钟），即所有功能单元都禁止。应用所需的端口需通过软件来使能。注：这些寄存器除了含有对接口、功能、或单元进行控制的位以外，还可能含有其它位，这样可保证与其它系列以及将来的部件实现合理的代码兼容。**RCGC2**是运行操作的时钟配置寄存器，**SCGC2**是睡眠操作的时钟配置寄存器，**DCGC2**是深度睡眠操作的时钟配置寄存器。当运行模式时钟配置(RCC)寄存器的ACG位置位时，表示系统使用睡眠模式。

深度睡眠模式时钟选通控制寄存器2 (DCGC2)

偏移量 0x128

类型 RW, 复位 0x00000000



位/域	名称	类型	复位	描述
2	GPIOC	R/W	0	端口C时钟选通控制 这个位控制端口C的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
1	GPIOB	R/W	0	端口B时钟选通控制 这个位控制端口B的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。
0	GPIOA	R/W	0	端口A时钟选通控制 这个位控制端口A的时钟选通。如果置位，该功能单元将接收时钟并运行。否则不使用时钟且不运行。如果功能单元不使用时钟，那么在对该单元进行读或写操作时都将返回总线错误。


寄存器 27: 软件复位控制0 (SRCR0) , 偏移量 0x040

写入该寄存器的值被器件功能1(DC1)寄存器中的位屏蔽。

软件复位控制0 (SRCR0)

偏移量 0x040

类型 RW, 复位 0x00000000



寄存器 28: 软件复位控制1 (SRCR1) , 偏移量 0x044

写入该寄存器的值被器件功能2(DC2)寄存器中的位屏蔽。

软件复位控制1 (SRCR1)

偏移量 0x044

类型 RW, 复位 0x00000000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			保留			COMP2	COMP1	COMP0		保留			TIMER3	TIMER2	TIMER1	TIMER0
类型	RO	RO	RO	RO	RO	R/W	R/W	R/W	RO	RO	RO	RO	R/W	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留	I2C1	保留	I2C0			保留				SSI1	SSI0	保留	UART2	UART1	UART0
类型	RO	R/W	RO	R/W	RO	RO	RO	RO	RO	RO	R/W	R/W	RO	R/W	R/W	R/W
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
31:27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
26	COMP2	R/W	0	模拟比较器2复位控制 模拟比较器2的复位控制。
25	COMP1	R/W	0	模拟比较器1复位控制 模拟比较器1的复位控制。
24	COMP0	R/W	0	模拟比较器0复位控制 模拟比较器0的复位控制。
23:20	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
19	TIMER3	R/W	0	定时器3复位控制。 通用定时器模块3的复位控制。
18	TIMER2	R/W	0	定时器2复位控制 通用定时器模块2的复位控制。
17	TIMER1	R/W	0	定时器1复位控制 通用定时器模块1的复位控制。
16	TIMER0	R/W	0	定时器0复位控制。 通用定时器模块0的复位控制。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
14	I2C1	R/W	0	I2C1复位控制 I2C功能单元1的复位控制。
13	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。

位/域	名称	类型	复位	描述
12	I2C0	R/W	0	I2C0复位控制 I2C功能单元0的复位控制。
11:6	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
5	SSI1	R/W	0	SSI1复位控制 SSI功能单元1的复位控制。
4	SSI0	R/W	0	SSI0复位控制 SSI功能单元0的复位控制。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应该保持不变。
2	UART2	R/W	0	UART2复位控制 UART功能单元2的复位控制。
1	UART1	R/W	0	UART1复位控制 UART功能单元1的复位控制。
0	UART0	R/W	0	UART0复位控制 UART功能单元0的复位控制。


寄存器 29: 软件复位控制2 (SRCR2) , 偏移量 0x048

写入该寄存器的值被器件功能4(DC4)寄存器中的位屏蔽。

软件复位控制2 (SRCR2)

偏移量 0x048

类型 RW, 复位 0x00000000



7 休眠模块


休眠模块管理微控制器其它功能模块电源的解除和恢复，提供一种降低功耗的方法。当处理器和外设空闲时，电源可以完全解除，只维持休眠模块的供电。电源可以因为一个外部信号而恢复，也可以利用内置实时时钟（RTC），在某个时刻被恢复。休眠模块可单独通过电池或辅助电源提供电源。

休眠模块具有以下特性：

- 到个别外部稳压器的电源切换逻辑
- 用作外部信号唤醒的专门管脚
- 低电池检测、发出信号和中断发生
- 32位实时计数器（RTC）
- 2个32位的RTC匹配寄存器，用作定时唤醒和中断产生
- 时钟源来自一个32.768kHz的外部振荡器或一个4.194304MHz的晶体
- RTC预分频器调整，对时钟速率进行良好地调节
- 64个32位字的非易失性存储器
- 可编程的RTC匹配、外部唤醒和低电池电压事件的中断

7.1 方框图

图 7-1. 休眠模块方框图



7.2 功能描述

休眠模块用一个使能信号（**HIB**）来控制处理器的电源，使能信号通知外部稳压器停止运行。休眠模块电源动态确定。休眠模块的电源是较大的主电压源（**VDD**）或电池/辅助电压源（**VBAT**）。表决电路指示较大的电源且内部电源切换选择相关的电压源。休眠模块也具有一个独立的时钟源来保

持实时时钟（RTC）。一旦进入休眠，模块就通知外部稳压器返回到外部管脚（WAKE）有效或内部RTC达到某个特定值时的电压。休眠模块也可以检测到电池电压何时过低，也可以选择在电池电压过低时阻止进入休眠。

电源从上电降到使代码执行的这段时间定义成稳压器导通时间（规定最大为t_{HIB_TO_VDD}）加上正常的芯片POR时间（见“休眠模块”在 414页）。

7.2.1 寄存器访问时序

由于休眠模块有一个独立的时钟域，因此，某些寄存器被写入时必须间隔一个访问之间的时间差（*timing gap*）。延时时间为t_{HIB_REG_WRITE}，所以，软件必须保证，在连续写某些休眠寄存器之间，或者在后面紧跟着的是读这些寄存器的写休眠寄存器的操作之间，插入一个t_{HIB_REG_WRITE}的延时。对连续读休眠模块的时序没有任何限制。关于哪些寄存器要遵守这种时序限制的详细情况请参考“寄存器描述”在 112页。

7.2.2 时钟源

即使RTC特性不被使用，休眠模块的时钟也必须由外部时钟源提供。外部振荡器或时钟可以用来给休眠模块提供时钟。使用晶体时，一个4.194304MHz的晶体被连接到xosc0 和xosc1管脚之间。这个时钟信号在内部进行128分频来产生32.768-kHz的时钟基准。为了使用一个更精确的时钟源，可以将一个32.768kHz的振荡器连接到xosc0管脚。

时钟源通过置位**HIBCTL**寄存器的CLK32EN位来使能。时钟源的类型可以这样选择：将CLKSEL位设置为0来选择一个4.194304MHz的时钟源；将CLKSEL位设置为1来选择一个32.768kHz的时钟源。如果CLKSEL位被设为0，则输入时钟被128分频来产生一个32.768kHz 的时钟源。如果晶体被用作时钟源，那么在置位CLK32EN位之后和执行任何其它休眠模块寄存器的访问之前，软件都必须留出一个t_{XOSC_SETTLE}的延时。延时保证了晶体的上电和稳定。如果振荡器被用作时钟源，则不需要延时。

7.2.3 电池管理

休眠模块可以由电池或辅助电源单独供电。模块可以监测电池的电压电平并检测到电压何时变得过低。当电池电压过低时产生中断。模块也可以配置成在电池电压过低时不进入休眠模式。

注意：休眠模块消耗拥有更高电压的电源（VBAT 或 VDD）的电流。因此，重要的是将电路设计成确保VDD的电压更高、VBAT处于额定条件下，否则，即使VDD可用，休眠模块也只消耗电池的电流。

休眠模块也可以通过置位**HIBCTL**寄存器的LOWBATEN位配置成对低电池电压条件进行检测。在这种配置中，电池电压过低时**HIBRIS**寄存器的LOWBAT位将被置位。如果VABORT位也置位，那么在检测到低电池电压时模块就被阻止进入休眠模式。模块也可以配置成在低电池电压条件出现时产生中断（见“中断和状态”在 110页）。

7.2.4 实时时钟

休眠模块包含一个32位的计数器，该计数器利用合适的时钟源和配置，每秒递增一次（见“时钟源”在 109页）。32.768-kHz的时钟信号被馈送到一个预分频器寄存器，该寄存器对32.768kHz的时钟周期进行递减计数来获得每秒一次的RTC时钟速率。通过使用预分频器调整寄存器，可以调节速率来对时钟源的不精确进行补偿。这个寄存器有一个指定值0x7FFF，每64秒只有1秒钟使用这个寄存器，以此分频输入时钟。这就允许软件通过调节预分频调整寄存器，使寄存器从0x7FFF开始向上增加或向下递减来对时钟速率进行良好的校准。为了降低RTC的速率，预分频器调整应当从0x7FFF向上调节；而为了加快RTC的速率，预分频器调整应当从0x7FFF向下调节。

休眠模块包含2个32位的匹配寄存器，它们的值被用来与RTC计数器的值进行比较。匹配寄存器可以用来将处理器从休眠模式唤醒，或者，在处理器不处于休眠模式时用来向处理器产生中断。

必须利用**HIBCTL**寄存器的RTCEN位使能RTC。RTC的值可以随时通过写**HIBRTCLD**寄存器来设置。预分频器调整可以通过读和写**HIBRTCT**寄存器来调节。预分频器每隔64秒使用这个寄存器一次来

对时钟速率进行调节。2个匹配寄存器可以通过写**HIBRTCM0**和**HIBRTCM1**寄存器来设置。通过使用中断寄存器，RTC可以配置成产生中断（见“中断和状态”在110页）。

7.2.5 非易失性存储器

休眠模块包含64个32位字的存储器，其内容在休眠过程中保持不变。在休眠过程中这个存储器由电池或辅助电源供电。处理器软件可以在休眠之前将状态信息保存到存储器中，然后在唤醒时将状态恢复。非易失性存储器可以通过**HIBDATA**寄存器来访问。

7.2.6 功率控制

休眠模块通过HIB管脚的使用来控制到处理器的电源，该管脚与外部稳压器的使能信号相连，给微控制器提供3.3V和/或2.5V的电压。当休眠模块使得HIB信号有效时，外部稳压器停止工作，不再给微控制器供电。休眠模块保持VBAT电源的供电，它可以是一个电池或一个辅助电源。微控制器通过置位**HIBCTL**寄存器的HIBREQ位来启动休眠模式。在启动休眠模式之前，必须将唤醒条件配置成外部WAKE管脚或RTC匹配。

通过置位**HIBCTL**寄存器的PINWEN位，休眠模块配置成由外部WAKE管脚唤醒。休眠模块通过置位RTCWEN位配置成由RTC匹配唤醒。这两个位中的其中一个位或全部两个位可以在进入休眠之前被置位。WAKE管脚包括一个弱内部上拉。注意HIB和WAKE管脚使用休眠模块的内部电源作为逻辑1参考。

当休眠模式唤醒时，微控制器将“看到”一个正常的上电复位。通过检查原始中断状态寄存器（见“中断和状态”在110页）和查找非易失性存储器中的状态数据（见“非易失性存储器”在110页），微控制器可以检测到上电是由于休眠的唤醒造成的。

当HIB信号无效时，使能外部稳压器，外部稳压器必须在t_{HIB_TO_VDD}时间内到达操作电压。

7.2.7 中断和状态

当以下条件出现时，休眠模块可以产生中断：

- WAKE管脚有效
- RTC匹配
- 检测到低电池电压

所有的中断都或后发送到中断控制器，因此在休眠模块只能在给定的时间向控制器产生一个中断请求。软件中断处理程序可以通过读**HIBMIS**寄存器服务几个中断事件。软件也可以通过读**HIBRIS**寄存器（该寄存器显示了所有的挂起事件）来随时读取休眠模块的状态。上电时可以利用这个寄存器来判断唤醒条件是否正在挂起，这是向软件指示休眠唤醒的出现。

可以触发中断的事件通过置位**HIBIM**寄存器中相应的位来配置。挂起的中断可以通过写**HIBIC**寄存器中相应的位来清除。

7.3 初始化和配置

休眠模块可以配置成几种不同组合。下面各小节给出了不同情况下推荐的编程序列。下面的例子中，假设使用的是32.768kHz的振荡器，因此，**HIBCTL**寄存器的位2(CLKSEL)总是显示被设置为1。如果改为使用4.194304MHz的晶体，那么CLKSEL位保持清零。由于休眠模块运行在32 kHz的频率下，与系统其它部分不同步，所以，在写某些寄存器之后，软件必须留有一个t_{HIB_REG_WRITE}的延时（见“寄存器访问时序”在109页）。需要延时的寄存器在表7-1在112页中标有一个脚注。

7.3.1 初始化

即使RTC将不被使用，时钟源也必须先使能。如果使用的是4.194304MHz的晶体，则执行以下步骤：

1. 向偏移量为0x10的**HIBCTL**寄存器写入0x40来使能晶体和选择128分频的输入通路。
2. 在执行休眠模块相关的任何其它操作之前，等待一段 t_{XOSC_SETTLE} 的时间，以便晶体上电和稳定。

如果使用的是32.678kHz的振荡器，则执行以下步骤：

1. 向偏移量为0x10的**HIBCTL**寄存器写入0x44来使能振荡器输入。
2. 不需要延时。

以上操作只需要在整个系统第一次初始化时执行。如果处理器由于一个休眠唤醒而被加电，那么休眠模块就已经上电，这时就无需执行以上步骤。软件可以通过检查**HIBCTL**寄存器的CLK32EN位检测到休眠模块和时钟已经被供电。

7.3.2 RTC匹配功能（未休眠）

需要执行以下步骤来使用休眠模块的RTC匹配功能：

1. 向偏移量为0x004或0x008的一个**HIBRTCMn**寄存器写入要求的RTC匹配值。
2. 将要求的RTC装载值写入偏移量为0x00C的**HIBRTCLD** 寄存器。
3. 将偏移量为0x014的**HIBIM**寄存器中的RTCALT0和RTCALT1位（位1:0）置位。
4. 向偏移量为0x010的**HIBCTL**寄存器写入0x0000.0041来使能RTC开始计数。

7.3.3 RTC 匹配/休眠唤醒

需要执行以下步骤来使用休眠模块的RTC匹配和唤醒功能：

1. 写所需的RTC匹配值到**HIBRTCMn**寄存器，偏移量为0x004或0x008。
2. 将要求的RTC装载值写入偏移量为0x00C的**HIBRTCLD** 寄存器。
3. 将在电源切断过程中要保留的任何数据写入偏移量为0x030-0x12C的**HIBDATA**寄存器中。
4. 通过写0x0000.004F到偏移量为0x010的**HIBCTL** 寄存器来设置RTC匹配唤醒和启动休眠序列。

7.3.4 外部休眠唤醒

在外部WAKE管脚作为微控制器唤醒源的情况下，需要执行以下步骤来使用休眠模块：

1. 将在电源切断过程中要保留的任何数据写入偏移量为0x030-0x12C的**HIBDATA**寄存器中。
2. 通过向偏移量为0x010的**HIBCTL**寄存器写入0x0000.0056来使能外部唤醒和启动休眠序列。

7.3.5 RTC/外部休眠唤醒

1. 写所需的RTC匹配值到**HIBRTCMn**寄存器，偏移量为0x004或0x008。
2. 将要求的RTC装载值写入偏移量为0x00C的**HIBRTCLD** 寄存器。

3. 将在电源切断过程中要保留的任何数据写入偏移量为0x030-0x12C的**HIBDATA**寄存器中。
4. 通过向偏移量为0x010的**HIBCTL**寄存器写入0x0000.005F来设置RTC匹配/外部唤醒和启动休眠序列。

7.4 寄存器映射

表 7-1 在 112 页列出了休眠寄存器。给出的所有地址都是相对0x400F.C000的休眠模块基址而言的。

注意： **HIBRTCC**, **HIBRTCM0**, **HIBRTCM1**, **HIBRTCLD**, **HIBRTCT** 和 **HIBDATA** 都在休眠模块时钟域并在写访问之间需要 $t_{HIB_REG_WRITE}$ 的延时。见“寄存器访问时序”在 109 页。

表 7-1. 休眠模块 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	HIBRTCC	RO	0x0000.0000	休眠RTC计数器	113
0x004	HIBRTCM0	R/W	0xFFFF.FFFF	休眠RTC匹配0	114
0x008	HIBRTCM1	R/W	0xFFFF.FFFF	休眠RTC匹配1	115
0x00C	HIBRTCLD	R/W	0xFFFF.FFFF	休眠RTC装载	116
0x010	HIBCTL	R/W	0x0000.0000	休眠控制	117
0x014	HIBIM	R/W	0x0000.0000	休眠中断屏蔽	119
0x018	HIBRIS	RO	0x0000.0000	休眠原始中断状态	120
0x01C	HIBMIS	RO	0x0000.0000	休眠可屏蔽中断的状态	121
0x020	HIBIC	R/W1C	0x0000.0000	休眠中断清除	122
0x024	HIBRTCT	R/W	0x0000.7FFF	休眠RTC调整	123
0x030-0x12C	HIBDATA	R/W	0x0000.0000	休眠数据	124

7.5 寄存器描述

本节的剩余部分按照地址偏移量的数字顺序列出和描述了休眠模块寄存器。


寄存器 1: 休眠RTC计数器 (HIBRTCC) , 偏移量 0x000

该寄存器是RTC计数器的当前32位值。

休眠RTC计数器 (HIBRTCC)

偏移量 0x000

类型 RO, 复位 0x0000.0000




寄存器 2: 休眠RTC匹配0 (HIBRTCM0) , 偏移量 0x004

这个寄存器是RTC计数器的32位匹配0寄存器。

休眠RTC匹配0 (HIBRTCM0)

偏移量 0x004

类型 R/W, 复位 0xFFFF.FFFF




寄存器 3: 休眠RTC匹配1 (HIBRTCM1) , 偏移量 0x008

这个寄存器是RTC计数器的32位匹配1寄存器。

休眠RTC匹配1 (HIBRTCM1)

偏移量 0x008

类型 R/W, 复位 0xFFFF.FFFF




寄存器 4: 休眠RTC装载 (HIBRTCLD) , 偏移量 0x00C

这个寄存器的内容是装入RTC计数器的32位值。

休眠RTC装载 (HIBRTCLD)

偏移量 0x00C

类型 R/W, 复位 0xFFFF.FFFF




寄存器 5: 休眠控制 (HIBCTL) , 偏移量 0x010

这个寄存器是休眠模块的控制寄存器。

休眠控制 (HIBCTL)

偏移量 0x010

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
1	HIBREQ	R/W	0	休眠请求 0: 禁能 1: 休眠启动 唤醒事件后，该位由软件清零。
0	RTCEN	R/W	0	RTC定时器使能 0: 禁能 1: 使能


寄存器 6: 休眠中断屏蔽 (HIBIM) , 偏移量 0x014

这个寄存器是休眠模块中断源的中断屏蔽寄存器。

休眠中断屏蔽 (HIBIM)

偏移量 0x014

类型 R/W, 复位 0x0000.0000




寄存器 7: 休眠原始中断状态 (HIBRIS) , 偏移量 0x018

这个寄存器是休眠模块中断源的原始中断状态。

休眠原始中断状态 (HIBRIS)

偏移量 0x018

类型 RO, 复位 0x0000.0000




寄存器 8: 休眠可屏蔽中断的状态 (HIBMIS) , 偏移量 0x01C

这个寄存器是休眠模块中断源的可屏蔽中断的状态。

休眠可屏蔽中断的状态 (HIBMIS)

偏移量 0x01C

类型 RO, 复位 0x0000.0000




寄存器 9: 休眠中断清除 (HIBIC) , 偏移量 0x020

这个寄存器是休眠模块中断源的中断写1清除寄存器。

休眠中断清除 (HIBIC)

偏移量 0x020

类型 R/W1C, 复位 0x0000.0000




寄存器 10: 休眠RTC调整 (HIBRTCT) , 偏移量 0x024

这个寄存器包含用来调整RTC时钟预分频器的值。它代表的是计算的下溢值，该值被用在调整周期中。表示成 $0x7FFF \pm N$ 个时钟周期。

休眠RTC调整 (HIBRTCT)

偏移量 0x024

类型 R/W, 复位 0x0000.7FFF




位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:0	TRIM	R/W	0x7FFF	RTC调整值 这个值每隔64秒装入到RTC预分频器中。它被用来调整RTC的速度，补偿时钟源的漂移和不精确。由软件通过上调或下调默认值0x7FFF来进行补偿。

寄存器 11: 休眠数据 (HIBDATA) , 偏移量 0x030- 0x12C

这个地址空间用作一个 64x32位的存储器 (256个字节)。为了保存任何非易失性状态数据, 该地址空间可以由系统处理器来装载, 这部分空间在电源切断过程中不会断电。

休眠数据 (HIBDATA)

偏移量 0x030- 0x12C
类型 R/W, 复位 0x0000.0000




8 内部存储器

LM3S1138微控制器带有16 KB的bit-banded SRAM和64 KB的Flash存储器。Flash控制器提供了一个友好的用户接口，使Flash编程成为一项简单的任务。在Flash存储器中可应用Flash保护，以2-KB块大小为单位。

8.1 方框图

图 8-1. Flash方框图



8.2 功能描述

这一节描述了Flash存储器和SRAM存储器的功能。

8.2.1 SRAM存储器

Stellaris[®]器件的内部SRAM位于器件存储器映射的地址0x2000.0000。为了减少读—修改—写(RMW)操作的时间，ARM在Cortex-M3处理器中引入了bit-banding技术。在bit-banding使能的处理器中，存储器映射的特定区域(SRAM和外设空间)能够使用地址别名，在单个原子操作中访问各个位。

使用下面的公式来计算bit-band别名：

$$\text{bit-band别名} = \text{bit-band基址} + (\text{字节偏移量} * 32) + (\text{位编号} * 4)$$

例如，如果要修改地址0x2000.1000的位3，则bit-band别名计算如下：

$$0x2200.0000 + (0x1000 * 32) + (3 * 4) = 0x2202.000C$$

通过计算得出的别名地址，对地址0x2202.000C执行读/写操作的指令仅允许直接访问地址0x2000.1000处字节的位3。

有关bit-banding的详细信息，请参考ARM[®] Cortex[™]-M3 技术参考手册的第4章“存储器映射”。

8.2.2 Flash存储器

Flash是由一组可独立擦除的**1KB**区块所构成的。对一个区块进行擦除将使该区块的全部内容复位为**1**。每个**32位**的字可以被编程为将当前为**1**的位变为**0**。这些区块配对后便组成了一组可分别进行保护的**2KB**区块。区块可被标记为只读或只执行，以提供不同级别的代码保护。只读区块不能进行擦除或者编程，以保护区块的内容免受更改。只执行区块不能进行擦除或者编程，而且只能通过控制器取指机制来读取它的内容，这可以保护区块的内容不被控制器或调试器读取。

有关不使用调节接口用来将代码下载到器件的**Flash**存储器中的预编程**Flash**驻留（**flash-resident**）实用程序见“串行**Flash**加载程序”在**422**页。

8.2.2.1 Flash存储器时序

Flash的时序是由**Flash**控制器自动处理的。但是，如此便需要得知系统的时钟速率以便对内部的信号进行精确的计时。为了完成这种计时，必须向**Flash**控制器提供每微秒的时钟周期数。由软件负责通过**Usec重装（USECRL）**寄存器用此信息来使**Flash**控制器保持更新。

复位时，用来配置**flash**时序的值将被加载到**USECRL**寄存器中，使**flash**能和器件的最大时钟速率协同工作。如果软件改变系统工作频率，那么在尝试对**Flash**进行任何修改之前必须将新的操作频率减去**1 (MHz)**装载到**USECRL**中。例如，如果器件正工作在**20MHz**的频率下，那么必须向**USECRL**寄存器写入值**0x13 (20-1)**。

8.2.2.2 Flash存储器保护

在**1对 32位宽的寄存器**中，以**2KB Flash**块为基础向用户提供两种形式的**Flash**保护。由**FMPPEn**和**FMPREn**寄存器的各个位来控制每种形式的保护策略（每个块一个策略）。

- **Flash**存储器保护编程使能（**FMPPEn**）：如果置位，则可以对模块进行编程(写)或擦除。如果清零，则不可以改变模块。
- **Flash**存储器保护读使能（**FMPREn**）：如果置位，则通过软件或调试器执行或读模块。如果清零，则只能执行模块。存储器模块的内容禁止作为数据来访问，也不能通过**DCode**总线。

这些策略可以进行组合，如表 8-1 在 126页所示。

表 8-1. **Flash**保护策略组合

FMPPEn	FMPREn	保护
0	0	只执行保护。模块只能被执行，不能被写或擦除。这种模式用来保护代码。
1	0	模块可以被写、擦除或执行，不能被读取。这种组合不可能被使用。
0	1	只读保护。模块可以被读或执行，但不能被写或擦除。这种模式用来锁定模块防止对其进行进一步的修改，但允许对其执行任意的读或执行访问。
1	1	无保护。模块可以被读、擦除、执行或读取。

禁止对受到**PE**保护的模块尝试编程或擦除访问。可选择产生控制器中断（通过置位**FIM**寄存器的**AMASK**位）来向软件开发者报警在开发和调试阶段中出现的错误软件操作。

禁止对受到**RE**保护的模块尝试执行读访问。此类访问所返回的数据将全部为**0**。可选择产生控制器中断来向软件开发者报警在开发和调试阶段中出现的错误软件操作。

在**FMPREn**和**FMPPEn**寄存器的出厂设置中，所有已经实现的存储器组所对应的位的值为**1**。这实现了一种带有开放式访问和可编程特性的策略。寄存器的位可通过写入特定的寄存器位来改变。而这种改变不是永久性的，除非寄存器已确认（已保存），在那时，位的改变才是永久性的。如果位在从**1**变为**0**时没有确认，则可以通过执行上电复位序列来恢复该位。有关编程这些位的详情在“非易失性寄存器编程”在 127页中讨论。

8.3 Flash存储器的初始化和配置

8.3.1 Flash编程

Stellaris[®] 器件为Flash编程提供了一个友好的用户接口。所有的擦除/编程操作都通过3个寄存器来处理：**FMA**、**FMD**和**FMC**。

8.3.1.1 执行以下步骤来编程一个32位的字：

1. 写源数据到**FMD**寄存器。
2. 写目标地址到**FMA**寄存器。
3. 将Flash写密钥（flash write key）写入**FMC**寄存器，并置位WRITE位（写入0xA442.0001）。
4. 查询**FMC**寄存器，直至WRITE位被清零。

8.3.1.2 执行以下步骤来擦除1KB的页：

1. 将页地址写入**FMA**寄存器。
2. 将Flash写密钥写入**FMC**寄存器，并置位ERASE位（写入0xA442.0002）。
3. 查询**FMC**寄存器，直至ERASE位被清零。

8.3.1.3 执行以下步骤来完成Flash的整体擦除：

1. 将Flash写密钥写入**FMC**寄存器，并置位MERASE位（写入0xA442.0004）。
2. 查询**FMC**寄存器，直至MERASE位被清零。

8.3.2 非易失性寄存器编程

本节讨论如何更新驻留在Flash存储器自身内部的寄存器。这些寄存器位于主Flash阵列的一个独立空间，不受擦除或整体擦除操作的影响。它们通过使用**FMC**寄存器的COMT位激活一个写操作来更新。写入**USER_DBG**寄存器的数据在“确认”之前必须被装入**FMD**寄存器。所有其它的寄存器都是可读/写的，它们在确认到非易失性存储器之前可以对操作进行尝试。

重要： 这些寄存器的位只能由用户使其从1变为0，用户无法将它们擦除，使它们变回1。

另外，**USER_REG0**、**USER_REG1**和**USER_DBG**使用各自的位31（NW）来指示它们可以供用户写入。这3个寄存器只能写入一次，而Flash保护寄存器可以被写入多次。当**FMC**寄存器的COMT位写入值0xA442.0008时，表8-2在127页提供了每个寄存器确认所需的**FMA**地址以及要写入的源数据。在写COMT位之后，用户可以查询**FMC**寄存器来等待确认操作的结束。

表 8-2. Flash驻留寄存器^a

被确认的寄存器	FMA值	数据源
FMPRE0	0x0000.0000	FMPRE0
FMPRE1	0x0000.0002	FMPRE1
FMPRE2	0x0000.0004	FMPRE2
FMPRE3	0x0000.0008	FMPRE3
FMPPE0	0x0000.0001	FMPPE0
FMPPE1	0x0000.0003	FMPPE1

被确认的寄存器	FMA值	数据源
FMPPE2	0x0000.0005	FMPPE2
FMPPE3	0x0000.0007	FMPPE3
USER_REG0	0x8000.0000	USER_REG0
USER_REG1	0x8000.0001	USER_REG1
USER_DBG	0x7510.0000	FMD

a. 哪个FMPREn和FMPPEn寄存器可用取决于特定的Stellaris®器件的Flash大小。

8.4 寄存器映射

表 8-3 在 128 页列出了 Flash 存储器和控制寄存器。列出的偏移量是寄存器地址的十六进制增量。**FMA**、**FMD**、**FMC**、**FCRIS**、**FCIM** 和 **FCMISC** 寄存器的偏移量是相对 0x400F.D000 的 Flash 控制基址而言的。**FMPREn**、**FMPPEn**、**USECRL**、**USER_DBG** 和 **USER_REGn** 寄存器的偏移量是相对 0x400F.E000 的系统控制基址而言的。

表 8-3. Flash 寄存器映射

偏移量	名称	类型	复位	描述	见页面
Flash 控制偏移量					
0x000	FMA	R/W	0x0000.0000	Flash存储器地址	130
0x004	FMD	R/W	0x0000.0000	Flash存储器数据	131
0x008	FMC	R/W	0x0000.0000	Flash存储器控制	132
0x00C	FCRIS	RO	0x0000.0000	Flash控制器原始中断状态	134
0x010	FCIM	R/W	0x0000.0000	Flash控制器中断屏蔽	135
0x014	FCMISC	R/W1C	0x0000.0000	Flash控制器可屏蔽中断的状态和清除	136
系统控制 偏移量					
0x130 and(cn) 0x200	FMPRE0	R/W	0xFFFF.FFFF	Flash存储器保护读使能0	138
0x134 and(cn) 0x400	FMPPE0	R/W	0xFFFF.FFFF	Flash存储器保护编程使能0	139
0x140	USECRL	R/W	0x31	USec重装	137
0x1D0	USER_DBG	RW	0xFFFF.FFFE	用户调试	140
0x1E0	USER_REG0	RW	0xFFFF.FFFF	用户寄存器0	141
0x1E4	USER_REG1	RW	0xFFFF.FFFF	用户寄存器1	142
0x204	FMPRE1	RW	0x0000.0000	Flash存储器保护读使能1	143
0x208	FMPRE2	RW	0x0000.0000	Flash存储器保护读使能2	144
0x20C	FMPRE3	RW	0x0000.0000	Flash存储器保护读使能3	145
0x404	FMPPE1	RW	0x0000.0000	Flash存储器保护编程使能1	146
0x408	FMPPE2	RW	0x0000.0000	Flash存储器保护编程使能2	147
0x40C	FMPPE3	RW	0x0000.0000	Flash存储器保护编程使能3	148

8.5 Flash寄存器描述 (Flash控制偏移量)

本节的剩余部分按照地址偏移的数字顺序排列和描述Flash存储器寄存器。本节的寄存器与0x400F.D000 的Flash控制基址相关。


寄存器 1: Flash存储器地址 (FMA) , 偏移量 0x000

在写操作过程中，该寄存器含有一个4字节对齐的地址并指定在哪里写入数据。在擦除操作过程中，该寄存器含有一个1KB对齐的地址并指定哪一页被擦除。注意必须要符合（地址）对齐的要求，否则操作的结果将不可预知。

Flash存储器地址 (FMA)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:0	OFFSET	R/W	0x0	执行操作的flash地址偏移量,非易失性寄存器除外(有关该域的值的详细内容见“非易失性寄存器编程”在 127页)。


寄存器 2: Flash存储器数据 (FMD) , 偏移量 0x004

该寄存器包含的是编程周期中被写入的数据或读周期中被读取的数据。需要注意的是，并未定义只执行模块读取访问时该寄存器的内容。在擦除过程中不使用该寄存器。

Flash存储器数据 (FMD)

偏移量 0x004

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:0	DATA	R/W	0x0	数据值 写操作的数据值。

寄存器 3: Flash存储器控制 (FMC) , 偏移量 0x008

当该寄存器被写入时, Flash控制器将对Flash存储器地址 (FMA) 指定的位置启动适当周期数目的访问操作 (见 130页)。如果是写访问, Flash存储器数据 (FMD) 寄存器包含的数据 (见 131页) 被写入。


这是最后被写入的寄存器, 将启动存储器的操作。在该寄存器的低位字节中有4个控制位, 当这些位被置位时将启动存储器操作。这些寄存器中最常使用的位是ERASE和WRITE。

写入多个控制位是一种编程错误, 而且这种操作的结果是无法预知的。

Flash存储器控制 (FMC)

偏移量 0x008

类型 R/W, 复位 0x0000.0000



位域	名称	类型	复位	描述
31:16	WRKEY	WO	0x0	Flash写密钥 该域包含一个写密钥, 用来最大限度地减少意外写Flash的事件。必须向这个域写入值0xA442来触发写操作。如果写入FMC寄存器的值不包含WRKEY的值, 那么该值将被忽略。读取该字段将返回0。
15:4	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读–修改–写操作过程中应当保持不变。
3	COMT	R/W	0	确认寄存器值 向非易失性存储器确认(写)寄存器的值。写0对该位的状态无影响。 如果执行读操作, 则提供先前所确认的访问状态。如果先前的确认访问完成, 则返回0; 否则, 如果确认访问没有完成, 则返回1。 该操作所需的时间最多可达50μs。
2	MERASE	R/W	0	整体擦除Flash存储器 如果该位被置位, 器件的Flash主存储器的内部全部被擦除。写0对该位的状态无影响。 如果该位被读取, 则提供先前整体擦除访问的状态。如果前面的整体擦除访问结束, 则返回0; 否则, 如果前面的整体擦除访问没有结束, 返回1。 该操作所需的时间最多可达250ms。
1	ERASE	R/W	0	擦除Flash存储器的页 如果该位被置位, FMA内容指定的Flash主存储器的页被擦除。写0对该位的状态无影响。 如果该位被读取, 则提供先前的擦除访问的状态。如果前面的擦除访问结束, 则返回0; 否则, 如果前面的擦除访问没有结束, 返回1。 该操作所需的时间最多可达25ms。


位/域	名称	类型	复位	描述
0	WRITE	R/W	0	<p>写一个字到Flash存储器</p> <p>如果该位被置位， FMD存放的数据写入到FMA的内容所指定的位置。写0对该位的状态无影响。</p> <p>如果该位被读取，则提供前面写更新的状态。如果前面的写访问结束，则返回0；否则，如果写访问没有结束，返回1。</p> <p>该操作所需的时间最多可达50 μs。</p>

寄存器 4: Flash控制器原始中断状态 (FCRIS) , 偏移量 0x00C

这个寄存器指示Flash控制有一个中断条件。而一个中断信号只有在其相应的**FCIM**寄存器位被置位时才发出。

Flash控制器原始中断状态 (FCRIS)

偏移量 0x00C
类型 RO, 复位 0x0000.0000




寄存器 5: Flash控制器中断屏蔽 (FCIM) , 偏移量 0x010

该寄存器控制Flash控制器是否向控制器产生中断。

Flash控制器中断屏蔽 (FCIM)

偏移量 0x010

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:2	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
1	PMASK	R/W	0	编程中断屏蔽 该位控制着编程原始中断状态向控制器的报告。如果置位，则向控制器提交编程所产生的中断。否则，中断会被记录下来，但并不会提交到控制器。
0	AMASK	R/W	0	访问中断屏蔽。 该位控制着访问原始中断向控制器的报告。如果置位，则向控制器提交访问所产生的中断。否则，中断会被记录下来，但并不会提交到控制器。


寄存器 6: Flash控制器可屏蔽中断的状态和清除 (FCMISC) , 偏移量 0x014

该寄存器提供了两个功能。首先，它可以通过指示哪个中断源或哪些中断源正在发出中断信号来报告中断产生的原因。其次，它还可以作为清除中断报告的方法。

Flash控制器可屏蔽中断的状态和清除 (FCMISC)

偏移量 0x014

类型 R/W1C, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:29	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:14	PMISC	R/W1C	0	编程可屏蔽中断的状态和清除 该位指示中断是否由于编程周期结束而产生以及中断是否不屏蔽。该位通过写入1来清零。当PMISC位被清零时， FCRIS 寄存器的 PRIS 位（见 134页）也被清零。
13:10	AMISC	R/W1C	0	访问可屏蔽中断的状态和清除 该位指示中断是否由于试图执行错误的访问而产生以及中断是否不屏蔽。该位通过写入1来清零。当AMISC位清零时， FCRIS 寄存器的 ARIS 位也被清零。

8.6 Flash寄存器描述 (系统控制偏移量)

本节的剩余部分按照地址偏移的数字顺序排列和描述Flash存储器寄存器。本节中的寄存器与 0x400F.E000 的系统控制基址相关。

寄存器 7: USec重装 (USECRL) , 偏移量 0x140


注意: 偏移量是相对于基址而言的0x400F.E000

这个寄存器作为一个方法提供给Flash控制器，用来创建一个 $1\mu\text{s}$ 时钟节拍分频器的重装值。内部Flash对可以被应用的高电压写脉冲的时间长度有特定的最大值和最小值要求。它要求无论何时对Flash进行擦除或者编程操作，该寄存器都能够包含工作频率的值 (MHz-1)。如果Flash擦除/编程操作的时钟条件发生改变，那么也要求用户改变该值。

USec重装 (USECRL)

偏移量 0x140

类型 R/W, 复位 0x31



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读–修改–写操作过程中应当保持不变。
7:0	USEC	R/W	0x31	微秒重装值 当Flash正在被擦除或编程时，控制器时钟的频率为MHz-1。 当Flash正在被擦除或编程时，USEC应该被设置成 0x31 (50 MHz)。

寄存器 8: Flash存储器保护读使能0 (FMPRE0) , 偏移量 0x130 and(cn) 0x200

注意: 这个寄存器采用别名, 用来向后兼容。


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

这个寄存器存放的是每个2-KB Flash区块的只读保护位 (**FMPPEn** 保存只执行位)。该寄存器在上电复位期间加载。对所有执行存储体来说, **FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是, 这个寄存器属于R/W0; 用户只可以将保护位从1变为0 (不能从0变为1)。这种改变不是永久的, 直至寄存器被提交 (保存), 此时位的改变是永久性的。如果某个位从1变为0且没有提交, 其内容可以通过执行上电复位序列进行恢复。详见“Flash存储器保护”小节。

Flash存储器保护读使能0 (FMPRE0)

偏移量 0x130 and(cn) 0x200

类型 R/W, 复位 0xFFFF.FFFF



位/域 名称 类型 复位 描述

31:0 READ_ENABLE R/W 0xFFFFFFFF Flash读使能

允许对2-KB flash区块执行命令或进行读操作。可以结合如表 “Flash保护策略组合”所示的策略。

值 描述值

0xFFFFFFFF 使能64KB flash。

寄存器 9: Flash存储器保护编程使能0 (FMPPE0) , 偏移量 0x134 and(cn) 0x400

注意: 这个寄存器采用别名, 用来向后兼容。


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是2-KB Flash区块的只执行保护位(**FMPREn** 保存只执行位)。该寄存器在上电复位期间加载。对于所有执行存储体来说, **FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是, 这个寄存器属于**R/W0**; 用户只能将保护位从1变为0 (不能从0变为1)。这种改变不是永久的, 直至寄存器被提交 (保存), 此时位的改变是永久性的。如果某个位从1变为0且没有提交, 其内容可以通过执行上电复位序列进行恢复。详见"Flash存储器保护"小节。

Flash存储器保护编程使能0 (FMPPE0)

偏移量 0x134 and(cn) 0x400

类型 R/W, 复位 0xFFFF.FFFF



位/域	名称	类型	复位	描述
31:0	PROG_ENABLE	R/W	0xFFFFFFFF	Flash编程使能 将2KB flash区块配置为只执行。结合“Flash保护策略组合”所示的策略。


寄存器 10: 用户调试 (USER_DBG) , 偏移量 0x1D0

注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器通过提供一种“写一次”机制来禁止外部调试器访问器件和27位用户定义的数据。DBG0 位(位 0)在出厂时被设置为0, DBG1 位(位1)被设为1, 这些设置将使能外部调试器。通过改变DBG1 位为0, 从器件的下一个上电周期开始可以永久地禁止外部调试器访问器件。NOTWRITTEN 位(位31)表示寄存器可以被写, 并且通过硬件控制来确保该寄存器只能写一次。

用户调试 (USER_DBG)

偏移量 0x1D0
类型 RW, 复位 0xFFFF.FFFF



位/域	名称	类型	复位	描述
31	NW	R/W	1	用户调试没有被写 表示这个32位双字没有被写。
30:2	DATA	R/W	0xFFFFFFFF	用户数据 包含用户数据值。该位域初始化后为全1, 并且只能写一次。
1	DBG1	R/W	1	调试控制1 该DBG1 位必须为1且DBG0 必须为0使得可以实现调试。
0	DBG0	R/W	0	调试控制0 该DBG1 位必须为1且DBG0 必须为0使得可以实现调试。

寄存器 11: 用户寄存器0 (USER_REG0) , 偏移量 0x1E0


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器包含31位用户定义的数据，这些数据是非易失的，且只能写一次。位31表示该寄存器可以被写并且通过硬件控制来确保该寄存器只能写一次。寄存器的这种“写一次”特性在保存像通信地址这类各器件所独有的静态信息时非常有用，否则便需要外部EEPROM或其它非易失性器件。

用户寄存器0 (USER_REG0)

偏移量 0x1E0

类型 RW, 复位 0xFFFF.FFFF



位/域	名称	类型	复位	描述
31	NW	R/W	1	不被写 表示该32位的双字还没有被写。
30:0	DATA	R/W	0x7FFFFFFF	用户数据 包含用户数据值。这个位域初始化后为全1，并且只能写一次。

寄存器 12: 用户寄存器1 (USER_REG1) , 偏移量 0x1E4


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器包含31位用户定义的数据，这些数据是非易失的，且只能写一次。位31表示寄存器可以被写，并且通过硬件控制来确保该寄存器只能写一次。该寄存器的这种“写一次”特性在保存像通信地址这类各器件所独有的静态信息时非常有用，否则就需要外部EEPROM或其它非易失性器件了。

用户寄存器1 (USER_REG1)

偏移量 0x1E4

类型 RW, 复位 0xFFFF.FFFF



寄存器 13: Flash存储器保护读使能1 (FMPRE1) , 偏移量 0x204


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只读保护位 (**FMPPEn** 保存只执行位)。该寄存器在上电复位期间加载。对于所有执行存储体来说，**FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设置为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**；用户只能将保护位从1变为0（不能从0变为1）。这种改变不是永久的，直至寄存器被提交（保存），此时位的改变是永久性的。如果某个位从1变为0且没有提交，其内容可以通过执行上电复位序列进行恢复。详见“Flash存储器保护”小节。

Flash存储器保护读使能1 (FMPRE1)

偏移量 0x204

类型 RW, 复位 0x0000.0000



寄存器 14: Flash 存储器保护读使能2 (FMPRE2) , 偏移量 0x208


注意: 偏移量是相对 0x400FE000 的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只读保护位 (**FMPPEn** 保存只执行位)。该寄存器在上电复位期间加载。对所有执行存储体来说, **FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设置为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**; 用户只能将保护位从1变为0(不能从0变为1)。这种改变不是永久的, 直至寄存器被提交(保存), 此时位的改变是永久性的。如果某个位从1变为0且没有提交, 其内容可以通过执行上电复位序列进行恢复。详见"Flash 存储器保护"小节。

Flash 存储器保护读使能2 (FMPRE2)

偏移量 0x208

类型 R/W, 复位 0x0000.0000



位/域 名称 类型 复位 描述

31:0 READ_ENABLE R/W 0x00000000 Flash 读使能

允许对2-KB flash区块执行命令或读操作。可以结合如表“Flash 保护策略组合”所示的策略。

值	描述值
0x00000000	使能64KB flash。

寄存器 15: Flash存储器保护读使能3 (FMPRE3) , 偏移量 0x20C


注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只读保护位(**FMPPEn** 保存只执行位)。该寄存器在上电复位序列期间加载。对于所有只执行的存储体来说，**FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**；用户只能将保护位从1变为0 (不能从0变为1)。这种改变不是永久的，直至寄存器被提交 (保存)，此时位的改变是永久性的。如果某个位从1变为0且没有提交，其内容可以通过执行上电复位序列进行恢复。详见"Flash存储器保护"小节。

Flash存储器保护读使能3 (FMPRE3)

偏移量 0x20C

类型 RW, 复位 0x0000.0000



位/域 名称 类型 复位 描述

31:0 READ_ENABLE R/W 0x00000000 Flash读使能

允许对2-KB Flash区块执行命令或读操作。可以结合如表 "Flash保护策略组合"所示的策略。

值	描述
0x00000000	使能64KB flash。

寄存器 16: Flash存储器保护编程使能1 (FMPPE1) , 偏移量 0x404

注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只执行保护位 (**FMPREn** 保存只执行位)。该寄存器在上电复位期间加载。对所有执行存储体来说，**FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设置为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**；用户只能将保护位从1变为0（不能从0变为1）。这种改变不是永久的，直至寄存器被提交（保存），此时位的改变是永久性的。如果某个位从1变为0且没有提交，其内容可以通过执行上电复位序列进行恢复。详见“Flash存储器保护”小节。

Flash存储器保护编程使能1 (FMPPE1)

偏移量 0x404

类型 RW, 复位 0x0000.0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
-----	----	----	----	----

31:0	PROG_ENABLE	R/W	0x00000000	Flash编程使能
------	-------------	-----	------------	-----------

将2-KB Flash区块配置为只执行。可以结合如表“Flash保护策略组合”所示的策略。

值	描述值
0x00000000	使能64KB flash。

寄存器 17: Flash存储器保护编程使能2 (FMPPE2) , 偏移量 0x408

注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只执行保护位(**FMPREn**保存只执行位)。该寄存器在上电复位期间加载。对于所有执行存储体来说，**FMPREn** 和 **FMPPEn** 寄存在出厂时都被设置为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**；用户只能将保护位从1变为0（不能从0变为1）。这种改变不是永久的，直至寄存器被提交（保存），此时位的改变是永久性的。如果某个位从1变为0且没有提交，其内容可以通过执行上电复位序列进行恢复。详见"Flash存储器保护"小节。

Flash存储器保护编程使能2 (FMPPE2)

偏移量 0x408

类型 RW, 复位 0x0000.0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
-----	----	----	----	----

31:0	PROG_ENABLE	R/W	0x00000000	Flash编程使能
------	-------------	-----	------------	-----------

将2-KB Flash区块配置为只执行。可以结合如表"Flash 保护策略组合"所示的策略。

值	描述值
0x00000000	使能64KB flash。

寄存器 18: Flash存储器保护编程使能3 (FMPPE3) , 偏移量 0x40C

注意: 偏移量是相对 0x400FE000的系统控制基址而言的。

该寄存器存放的是每个2-KB Flash区块的只执行保护位(**FMPREn** 保存只执行位)。该寄存器在上电复位期间加载。对于所有执行存储体来说，**FMPREn** 和 **FMPPEn** 寄存器在出厂时都被设置为1。这样就可以得到一种开放式访问和编程的策略。我们可以通过写特定的寄存器位来改变该寄存器的位。但是这个寄存器属于**R/W0**；用户只能将保护位从1变为0（不能从0变为1）。这种改变不是永久的，直至寄存器被提交（保存），此时位的改变是永久性的。如果某个位从1变为0且没有提交，其内容可以通过执行上电复位序列进行恢复。详见 "Flash存储器保护" 小节。

Flash存储器保护编程使能3 (FMPPE3)

偏移量 0x40C

类型 RW, 复位 0x0000.0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
PROG_ENABLE																
类型	R/W															
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
-----	----	----	----	----

31:0	PROG_ENABLE	R/W	0x00000000	Flash编程使能
------	-------------	-----	------------	-----------

将2KB Flash区块配置为只执行。可以结合如表 "Flash保护策略组合" 所示的策略。

值	描述
0x00000000	使能64KB flash。

9 通用输入/输出端口 (GPIO)

GPIO模块由 8个物理GPIO 模块组成，每个对应一个独立的GPIO端口（端口A, 端口B, 端口C, 端口D, 端口E, 端口F, 端口G, 和端口H）。GPIO模块遵循FiRM规范，并且支持9-46 个可编程的输入/输出管脚，具体取决于正在使用的外设。

GPIO模块具有以下的特性：


- 可编程控制GPIO中断
 - 屏蔽中断发生
 - 边沿触发（上升沿, 下降沿, 上升、下降沿）
 - (高或低)电平触发
- 输入/输出可承受5V电压
- 在读和写操作中通过地址线进行位屏蔽
- 可编程控制GPIO引脚（pad）配置
 - 弱上拉或下拉电阻
 - 2-mA, 4-mA 和 8-mA 引脚驱动
 - 8-mA驱动的斜率控制
 - 开漏使能
 - 数字输入使能

9.1 功能描述

重要: 除了5个JTAG/SWD管脚（PB7 和PC[3:0]）之外，所有GPIO管脚默认都是三态管脚（**GPIOAFSEL=0, GPIODEN=0, GPIOPDR=0, 且 GPIOPUR=0**）。JTAG/SWD 管脚默认为 JTAG/SWD 功能（**GPIOAFSEL=1, GPIODEN=1 且 GPIOPUR=1**）。通过上电复位（POR）或外部复位（RST），可以让这两组管脚都回到其默认状态。

每个GPIO端口都是同一物理块(见图 9-1 在 150页)中的独立硬件的实例化（hardware instantiation）。LM3S1138 微控制器含有 8个 端口以及 8个 的这些物理GPIO模块。

图 9-1. GPIO端口方框图



9.1.1 数据控制

数据控制寄存器允许软件配置GPIO的操作模式。当数据寄存器捕获输入的数据或驱动数据从引脚输出时，数据方向寄存器将GPIO配置为输入或输出。

9.1.1.1 数据方向操作

GPIO 方向 (GPIODIR) 寄存器（见 157页）用来将每个独立的管脚配置为输入或输出。当数据方向位设为0时，GPIO配置为输入，并且对应的数据寄存器位将捕获和存储GPIO端口上的值。当数据方向位设为1时，GPIO配置为输出，并且对应的数据寄存器位将在GPIO端口上输出。


9.1.1.2 数据寄存器操作

为了提高软件的效率，通过将地址总线的位[9:2]用作屏蔽位，GPIO端口允许对**GPIO 数据(GPIODATA)**寄存器中的各个位进行修改。这样，软件驱动程序仅使用一条指令就可以对各个GPIO管脚进行修改，而不会影响其他管脚的状态。这点与通过执行读-修改-写操作来置位或清零单独的GPIO管脚的“典型”做法不同。为了提供这种特性，**GPIODATA**寄存器包含了存储器映射中的256个单元。

在写操作过程中，如果与数据位相关联的地址位被设为1，那么**GPIODATA**寄存器的值将发生变化。如果被清零，那么该寄存器的值将保持不变。


例如，将0xEB的值写入地址GPIODATA+0x098处，结果如图 9-2 在 151页所示，其中，u表示没有被写操作改变的数据。

图 9-2. GPIO DATA 写实例



在读操作过程中，如果与数据位相关联的地址位被设为1，那么读取该值。如果与数据位相关联的地
址位被设为0，那么不管它的实际值是什么，都将该值读作0。例如，读取地址GPIODATA+0x0C4
处的值，结果如图 9-3 在 151页所示。

图 9-3. GPIO DATA 读实例



9.1.2 中断控制

每个GPIO端口的中断能力都由7个一组的寄存器控制。通过这些寄存器可以选择中断源、中断极性以及边沿属性。当一个或多于一个GPIO输入产生中断时，只将一个中断输出发送到供所有GPIO端口使用的中断控制器。对于边沿触发中断，为了使能其他中断，软件必须清除该中断。对于电平触发中断，假设外部源保持电平不发生变化，以便中断能被控制器识别。

使用3个寄存器来对产生中断的边沿或触发信号进行定义：

- **GPIO 中断检测 (GPIOIS)** 寄存器（见 158页）
- **GPIO 中断双边沿 (GPIOIBE)** 寄存器（见 159页）
- **GPIO 中断事件 (GPIOIEV)** 寄存器（见 160页）

通过**GPIO 中断屏蔽 (GPIOIM)**寄存器可以使能或禁能中断（见 161页）。

当产生中断条件时，可以在**GPIO 原始中断状态 (GPIORIS)**和**GPIO 屏蔽后的中断状态 (GPIOMIS)**寄存器中观察到中断信号的状态（见 162页和 163页）。顾名思义，**GPIOMIS**寄存器仅显示允许被传送到控制器的中断条件。**GPIORIS**寄存器则表示GPIO管脚满足中断条件，但是不一定发送到控制器。

除了提供GPIO功能外，PB4也可用作ADC的外部触发器。如果 PB4 被配置为非屏蔽的中断管脚（GPIOIM设为1），那么不仅产生端口B的中断，而且还发送一个外部的触发信号到ADC。如果**ADC 事件多路复用器选择 (ADCEMUX)**寄存器被配置为使用外部触发器，那么启动ADC转换。

如果没有其它的端口B 管脚被用来产生中断，那么 ARM 集成的嵌套向量中断控制器（NVIC）中断置位使能（SETNA）寄存器可禁能端口B中断，并且ADC中断可用来读回转换的数据。否则，端口

B中断处理器需要忽略和清零B4上的中断，并等待ADC中断，或ADC中断需要在SETNA寄存器中禁能，并且端口B中断处理器查询ADC寄存器直至转换结束。

写1到GPIO 中断清零 (GPIOICR) 寄存器可以清除中断（见 164页）。

在对下列中断控制寄存器进行编程时，应该屏蔽中断（将GPIOIM设为0）。如果相应的位被使能，那么向中断控制寄存器 (GPIOIS, GPIOIBE 或 GPIOIEV) 写入任意值都有可能产生伪中断。

9.1.3 模式控制

GPIO 管脚可以由硬件或软件控制。当通过GPIO 备用功能选择 (GPIOAFSEL) 寄存器（见 165页）将硬件控制使能时，管脚状态将由它备用的功能（即外设）控制。软件控制相当于GPIO模式，在该模式下，使用GPIOADATA 寄存器来读/写相应的管脚。

9.1.4 确认 (commit) 控制

确认 (commit) 控制寄存器提供了保护层以防止对重要硬件外设的意外编程。写 GPIO 可选功能选择 (GPIOAFSEL) 寄存器（见 165页）的保护位不确认存储，除非 GPIO 锁定 (GPIOLOCK) 寄存器（见 174页）已被解锁且 GPIO 确认 (GPIOCR) 寄存器（见 175页）的相应位已被设为1。

9.1.5 引脚 (Pad) 控制

引脚控制寄存器使软件能够根据应用的要求来配置GPIO引脚。引脚控制寄存器包括 GPIODR2R, GPIODR4R, GPIODR8R, GPIOODR, GPIOPUR, GPIOPDR, GPIOSLR 和 GPIODEN 寄存器。

9.1.6 标识

复位时配置的标识寄存器允许软件将模块当作GPIO块进行检测和识别。标识寄存器包括 GPIOPeriphID0-GPIOPeriphID7 寄存器以及 GPIOCellID0-GPIOCellID3 寄存器。

9.2 初始化和配置

为了使用GPIO，必须通过置位RCGC2寄存器中相应的GPIO端口位字段 (GPIOn) 将外设时钟使能。

复位时，所有GPIO 管脚（除了5个 JTAG 管脚外）都配置为非驱动（三态）：GPIOAFSEL=0, GPIODEN=0, GPIOPDR=0 且 GPIOPUR=0。表 9-1 在 152页列出了GPIO端口的所有可能的配置以及为实现这些配置所要求的控制寄存器的设置。表 9-2 在 153页给出了为GPIO端口的管脚2配置上升沿中断的方法。

表 9-1. GPIO 端口配置实例

配置	GPIO 寄存器位的值 ^a									
	AFSEL	DIR	ODR	DEN	PUR	PDR	DR2R	DR4R	DR8R	SLR
数字输入 (GPIO)	0	0	0	1	?	?	X	X	X	X
数字输出 (GPIO)	0	1	0	1	?	?	?	?	?	?
开漏输入 (GPIO)	0	0	1	1	X	X	X	X	X	X
开漏输出 (GPIO)	0	1	1	1	X	X	?	?	?	?
开漏输入/输出 (I ² C)	1	X	1	1	X	X	?	?	?	?
数字输入 (定时器 CCP)	1	X	0	1	?	?	X	X	X	X
数字输出 (定时器 PWM)	1	X	0	1	?	?	?	?	?	?
数字输入/输出 (SSI)	1	X	0	1	?	?	?	?	?	?
数字输入/输出 (UART)	1	X	0	1	?	?	?	?	?	?

配置	GPIO 寄存器位的值 ^a									
	AFSEL	DIR	ODR	DEN	PUR	PDR	DR2R	DR4R	DR8R	SLR
模拟输入 (比较器)	0	0	0	0	0	0	X	X	X	X
数字输出 (比较器)	1	X	0	1	?	?	?	?	?	?

a. X=忽略 (无关位)

?=可以是0或1，具体取决于配置。

表 9-2. GPIO 中断配置实例

寄存器	期望的中断事件触发	管脚2位值 ^a								
		7	6	5	4	3	2	1	0	
GPIOIS	0=边沿 1=电平	X	X	X	X	X	0	X	X	
GPIOIBE	0=单边沿 1=双边沿	X	X	X	X	X	0	X	X	
GPIOIEV	0=低电平， 或负边沿 1=高电平， 或正边沿	X	X	X	X	X	1	X	X	
GPIOIM	0=屏蔽 1=不屏蔽	0	0	0	0	0	1	0	0	

a. X=忽略 (无关位)

9.3 寄存器映射

表 9-3 在 154 页列出 GPIO 寄存器。所列的偏移量是 16 进制的，并按照寄存器地址递增，与 GPIO 端口对应的基址如下：

- GPIO 端口 A:0x4000.4000
- GPIO 端口 B:0x4000.5000
- GPIO 端口 C:0x4000.6000
- GPIO 端口 D:0x4000.7000
- GPIO 端口 E:0x4002.4000
- GPIO 端口 F:0x4002.5000
- GPIO 端口 G:0x4002.6000
- GPIO 端口 H:0x4002.7000

重要: 本章的 GPIO 寄存器在每个 GPIO 块中都是相同的，但是根据块的不同，8 个位可能并不是全部与 GPIO 端口相连。在那些情况下，向未连接的位进行写操作是没有作用的，且读取这些未连接的位时返回的也是无用的数据。

注意: 对于除 5 个 JTAG/SWD 管脚 (PB7 和 PC[3:0]) 之外的所有 GPIO 管脚，**GPIOAFSEL**，**GPIOPUR** 和 **GIOPDEN** 寄存器默认的复位值都是 0x0000.0000。这 5 个管脚默认为 JTAG/SWD

功能。正因为这样，对于GPIO端口B，该寄存器默认的复位值是0x0000.0080，而对于端口C，其默认的复位值是0x0000.000F。

对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有GPIO管脚，**GPIOCR**寄存器默认的寄存器类型都是RO。这5个管脚是当前仅受**GPIOCR**寄存器保护的GPIO。正因为这样，对于GPIO端口B7和GPIO端口C[3:0]的寄存器类型是R/W。

对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有GPIO管脚，**GPIOCR**寄存器默认的复位值都是0x0000.00FF。为了确保JTAG端口不被意外地编程为GPIO，这5个管脚默认认为不可确认 (non-commitable)。正因为这样，对于GPIO端口B，**GPIOCR**默认的复位值是0x0000.007F，而对于端口C，**GPIOCR**默认的复位值是0x0000.00F0。

表 9-3. GPIO 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	GPIODATA	R/W	0x0000.0000	GPIO 数据	156
0x400	GPIODIR	R/W	0x0000.0000	GPIO 方向	157
0x404	GPIOIS	R/W	0x0000.0000	GPIO 中断检测	158
0x408	GPIOIBE	R/W	0x0000.0000	GPIO 中断双边沿	159
0x40C	GPIOIEV	R/W	0x0000.0000	GPIO 中断事件	160
0x410	GPIOIM	R/W	0x0000.0000	GPIO 中断屏蔽	161
0x414	GPIOIRS	RO	0x0000.0000	GPIO 原始中断状态	162
0x418	GPIOIMS	RO	0x0000.0000	GPIO 屏蔽后的中断状态	163
0x41C	GPIOCR	W1C	0x0000.0000	GPIO 中断清除	164
0x420	GPIOAFSEL	R/W	-	GPIO 备用功能选择	165
0x500	GPIODR2R	R/W	0x0000.00FF	GPIO 2-mA 驱动选择	166
0x504	GPIODR4R	R/W	0x0000.0000	GPIO 4-mA 驱动选择	167
0x508	GPIODR8R	R/W	0x0000.0000	GPIO 8-mA 驱动选择	168
0x50C	GPIOODR	R/W	0x0000.0000	GPIO 开漏选择	169
0x510	GPIOPUR	R/W	-	GPIO 上拉选择	170
0x514	GPIOPDR	R/W	0x0000.0000	GPIO 下拉选择	171
0x518	GPIOSLR	R/W	0x0000.0000	GPIO 斜率控制选择	172
0x51C	GPIODEN	R/W	-	GPIO 数字使能	173
0x520	GPIOLOCK	R/W	0x0000.0001	GPIO 锁定	174
0x524	GPIOCR	-	-	GPIO 确认	175
0xFD0	GPIOPeriphID4	RO	0x0000.0000	GPIO 外设标识4	176
0xFD4	GPIOPeriphID5	RO	0x0000.0000	GPIO 外设标识5	177
0xFD8	GPIOPeriphID6	RO	0x0000.0000	GPIO 外设标识6	178
0xFDC	GPIOPeriphID7	RO	0x0000.0000	GPIO 外设标识7	179
0xFE0	GPIOPeriphID0	RO	0x0000.0061	GPIO 外设标识0	180

偏移量	名称	类型	复位	描述	见页面
0xFE4	GPIOPeriphID1	RO	0x0000.0000	GPIO 外设标识1	181
0xFE8	GPIOPeriphID2	RO	0x0000.0018	GPIO 外设标识2	182
0xFEC	GPIOPeriphID3	RO	0x0000.0001	GPIO 外设标识3	183
0xFF0	GPIOPCellID0	RO	0x0000.000D	GPIO PrimeCell 标识0	184
0xFF4	GPIOPCellID1	RO	0x0000.00F0	GPIO PrimeCell 标识1	185
0xFF8	GPIOPCellID2	RO	0x0000.0005	GPIO PrimeCell 标识2	186
0xFFC	GPIOPCellID3	RO	0x0000.00B1	GPIO PrimeCell 标识3	187

9.4 寄存器描述

本小节将按地址偏移量的数字顺序逐个列出GPIO寄存器，并对各个寄存器进行描述。

寄存器 1: GPIO 数据 (**GPIO DATA**) , 偏移量 0x000

GPIO DATA 寄存器是数据寄存器。在软件控制模式中，如果通过**GPIO 方向 (GPIO DIR)** 寄存器（见 157页）将各个管脚配置成输出，那么写入**GPIO DATA** 寄存器的值将被发送到GPIO端口管脚。

为了对**GPIO DATA** 寄存器执行写操作，由地址总线位[9:2]产生的相关屏蔽位必须为高电平。否则，该位的值不会被写操作改变。


同样，从该寄存器读取的值由从访问数据寄存器的地址处获取的屏蔽位[9:2]的情况来决定。如果地址屏蔽位为1，那么读取**GPIO DATA** 中相应位的值；如果地址屏蔽位为0，那么不管**GPIO DATA** 中相应位的值是什么，都会将它们读作0。

如果各自的管脚被配置成输出，那么读取**GPIO DATA** 将返回最后写入的位值；或者当这些管脚被配置成输入时，将返回相应的输入管脚上的值。所有位在复位时都被清零。

GPIO 数据 (GPIO DATA)

偏移量 0x000

类型 R/W, 复位 0x0000.0000




寄存器 2: GPIO 方向 (GPIODIR) , 偏移量 0x400

GPIODIR 寄存器是数据方向寄存器。**GPIODIR** 寄存器中设为1的位将相应的管脚配置成输出，而设为0的位将相应的管脚配置成输入。所有位在复位时都会被清零，即默认情况下所有**GPIO**管脚都是输入。

GPIO 方向 (GPIODIR)

偏移量 0x400

类型 R/W, 复位 0x0000.0000




寄存器 3: GPIO 中断检测 (**GPIOIS**) , 偏移量 **0x404**

GPIOIS 寄存器是中断检测寄存器。**GPIOIS** 寄存器中设为1的位将相应的管脚配置成检测电平，而设为0的位将相应的管脚配置成检测边沿。所有位在复位时都被清零。

GPIO 中断检测 (GPIOIS)

偏移量 **0x404**

类型 R/W, 复位 0x0000.0000




寄存器 4: GPIO 中断双边沿 (GPIOIBE) , 偏移量 0x408

GPIOIBE 寄存器是中断双边沿寄存器。当 **GPIO** 中断检测 (**GPIOIS**) 寄存器 (见 158页) 中相应的位被设置成检测边沿时, **GPIOIBE** 中被设为“1”的位将相应的管脚配置成检测上升沿和下降沿, 而不用考虑**GPIO** 中断事件 (**GPIOIEV**) 寄存器 (见 160页) 的相应位。将位清零会将该管脚配置成由**GPIOIEV** 控制。所有位在复位时都被清零。

GPIO 中断双边沿 (GPIOIBE)

偏移量 0x408

类型 R/W, 复位 0x0000.0000




寄存器 5: GPIO 中断事件 (GPIOIEV) , 偏移量 0x40C

GPIOIEV寄存器是中断事件寄存器。**GPIOIEV**中设为“1”的位将相应的管脚配置成检测上升沿或高电平, 具体取决于**GPIO**中断检测(**GPIOIS**)寄存器(见158页)中相应位的值。如果位被清零, 会将管脚配置成检测下降沿或低电平, 具体取决于**GPIOIS**中相应位的值。所有位在复位时都被清零。

GPIO 中断事件 (GPIOIEV)

偏移量 0x40C
类型 R/W, 复位 0x0000.0000




寄存器 6: GPIO 中断屏蔽 (GPIOIM) , 偏移量 0x410

GPIOIM 寄存器是中断屏蔽寄存器。把**GPIOIM**中的位设为“1”将会允许其对应的管脚触发它们各自的中断和联合的**GPIOINTR**线路。将位清零将会禁止该管脚上的中断触发。所有位在复位时都被清零。

GPIO 中断屏蔽 (GPIOIM)

偏移量 0x410

类型 R/W, 复位 0x0000.0000




寄存器 7: GPIO 原始中断状态 (GPIORIS) , 偏移量 0x414

GPIORIS 寄存器是原始中断状态寄存器。GPIORIS中被读作“1”的位反映了检测到的中断触发条件的状态（原始的，屏蔽前的），表示在**GPIO 中断屏蔽 (GPIOIM)**寄存器（见 161页）最终允许这些位触发前所有的中断条件都已经满足。GPIORIS中被读作“0”的位表示相应的输入管脚没有发起过中断。所有位在复位时都被清零。

GPIO 原始中断状态 (GPIORIS)

偏移量 0x414

类型 RO, 复位 0x0000.0000



寄存器 8: GPIO 屏蔽后的中断状态 (GPIOIMIS) , 偏移量 0x418

GPIOIMIS 寄存器是屏蔽后的中断状态寄存器。**GPIOIMIS** 中被读作“1”的位反映了触发中断的输入线路的状态。被读作“0”的位表示没有产生中断，或者中断被屏蔽。

除了提供GPIO功能外，PB4也可用作ADC的外部触发器。如果 PB4 被配置为非屏蔽的中断管脚（GPIOIM设为1），那么不仅产生端口B的中断，而且还发送一个外部的触发信号到ADC。如果 **ADC 事件多路复用器选择 (ADCEMUX)** 寄存器被配置为使用外部触发器，那么启动ADC转换。


如果没有其它的端口B 管脚被用来产生中断，那么 ARM 集成的嵌套向量中断控制器（NVIC）中断置位使能（SETNA）寄存器可禁能端口B中断，并且ADC中断可用来读回转换的数据。否则，端口B 中断处理器需要忽略和清零B4上的中断，并等待ADC中断，或ADC中断需要在SETNA寄存器中禁能，并且端口B 中断处理器查询ADC寄存器直至转换结束。

GPIOIMIS 是屏蔽后中断的状态。

GPIO 屏蔽后的中断状态 (GPIOIMIS)

偏移量 0x418

类型 RO, 复位 0x0000.0000



值 描述

0 相应的GPIO线的中断未被激活。


1 相应的GPIO线发出中断。

寄存器 9: GPIO 中断清除 (GPIOICR) , 偏移量 0x41C

GPIOICR 寄存器是中断清除寄存器。对该寄存器中的位写“1”会将相应的中断边沿检测逻辑寄存器清零。写“0”没什么影响。

GPIO 中断清除 (GPIOICR)

偏移量 **0x41C**
类型 W1C, 复位 0x0000.0000



寄存器 10: GPIO 备用功能选择 (GPIOAFSEL) , 偏移量 0x420

GPIOAFSEL 寄存器是模式控制选择寄存器。向该寄存器中的任意位写“1”表示选择该GPIO线路所对应的硬件控制（功能）。由于所有的位都在复位时都会清零，因此在默认的情况下，并无GPIO线被设为硬件控制（功能）。

确认（commit）控制寄存器提供了保护层以防止对重要硬件外设的意外编程。写 **GPIO 可选功能选择 (GPIOAFSEL)** 寄存器（见 165页）的保护位不确认存储，除非 **GPIO 锁定 (GPIOLOCK)** 寄存器（见 174页）已被解锁且 **GPIO 确认 (GPIOCR)** 寄存器（见 175页）的相应位已被设为1。

重要: 除了5个JTAG/SWD管脚（PB7 和PC[3:0]）之外，所有GPIO管脚默认都是三态管脚（**GPIOAFSEL=0, GPIODEN=0, GPIOPDR=0, 且 GPIOPUR=0**）。JTAG/SWD 管脚默认为 JTAG/SWD 功能（**GPIOAFSEL=1, GPIODEN=1 且 GPIOPUR=1**）。通过上电复位（POR）或外部复位（RST），可以让这两组管脚都回到其默认状态。


小心 – 如果**JTAG**管脚在设计中用作**GPIO**，那么**PB7**和**PC2**不能同时接外部下拉电阻。如果这两个管脚在复位过程都被拉至低电平，那么控制器会出现不可预测的行为。一旦这种情况发生，应移除其中一个下拉电阻，或者把两个下拉电阻都移除，并且使用**RST**复位或关机后重新上电。

此外，可以建立一个软件程序来阻止调试器与**Stellaris®**微控制器相连。如果加载到**Flash**的程序代码立即将**JTAG**管脚变成它们的**GPIO**功能，那么在**JTAG**管脚功能切换前调试器将没有足够的时间去连接和中止控制器。这会将调试器锁在元件外。通过使用一个基于外部或软件的触发器来恢复**JTAG**功能的软件程序就可以避免这种情况发生。

GPIO 备用功能选择 (GPIOAFSEL)

偏移量 0x420

类型 R/W, 复位 -



注意: 对于除5个JTAG/SWD管脚（PB7 和PC[3:0]）之外的所有GPIO管脚，**GPIOAFSEL, GPIOPUR** 和 **GPIODEN** 寄存器默认的复位值都是0x0000.0000。这5个管脚默认为 JTAG/SWD 功能。正因为这样，对于GPIO端口B，该寄存器默认的复位值是0x0000.0080，而对于端口C，其默认的复位值是0x0000.000F。


寄存器 11: GPIO 2-mA 驱动选择 (GPIODR2R) , 偏移量 0x500

GPIODR2R 寄存器是 2-mA 驱动控制寄存器。它允许对端口的每个GPIO信号进行单独配置，而不影响其他引脚 (pad)。当对GPIO信号的DRV2位进行写入时，**GPIODR4R**寄存器中相应的DRV4位和**GPIODR8R**寄存器中的DRV8位都自动被硬件清零。

GPIO 2-mA 驱动选择 (GPIODR2R)

偏移量 0x500

类型 R/W, 复位 0x0000.00FF



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读–修改–写操作过程中应当保持不变。
7:0	DRV2	R/W	0xFF	输出端口 2-mA 驱动使能 向 GPIODR4[n] 或 GPIODR8[n] 写入1，都会使相应的2-mA使能位清零。这种修改会在写操作之后的第二个时钟周期生效。


寄存器 12: GPIO 4-mA 驱动选择 (GPIO4DR) , 偏移量 0x504

The **GPIO4DR** 寄存器是4-mA驱动控制寄存器。它允许对端口的每个GPIO信号进行单独配置，而不会影响其他引脚 (pad)。当对GPIO信号的DRV4位进行写入时，**GPIO2R**寄存器中相应的DRV2位和**GPIO8R**寄存器中的DRV8位都自动被硬件清零。

GPIO 4-mA 驱动选择 (GPIO4DR)

偏移量 0x504

类型 R/W, 复位 0x0000.0000




寄存器 13: GPIO 8-mA 驱动选择 (GPIODR8R) , 偏移量 0x508

GPIODR8R 寄存器是 8-mA 驱动控制寄存器。它允许对端口的每个GPIO信号进行单独配置，而不影响其他引脚 (pad)。当对GPIO信号的DRV8位进行写入时，**GPIODR2R**寄存器中相应的DRV2位和**GPIODR4R**寄存器中的DRV4位都自动被硬件清零。

GPIO 8-mA 驱动选择 (GPIODR8R)

偏移量 0x508

类型 R/W, 复位 0x0000.0000



寄存器 14: GPIO 开漏选择 (GPIOODR) , 偏移量 0x50C


GPIOODR 寄存器是开漏控制寄存器。置位该寄存器中的位会使能相应GPIO端口的开漏配置（功能）。当开漏模式使能时，还应该将**GPIO 数字输入使能 (GPIODEN)**寄存器（见 173页）中相应的位置位。为了达到所需的上升和下降时间，可以将驱动强度寄存器（**GPIODR2R**, **GPIODR4R**, **GPIODR8R**和 **GPIOSLR**）中的相应位置位。如果**GPIODIR**寄存器中相应的位被设为0，那么GPIO将充当开漏输入；如果设为1，那么将充当开漏输出。

当使用 I²C 模块时，PB2和PB3的**GPIO 备用功能选择 (GPIOAFSEL)**寄存器位应设为1（见“初始化和配置”在 152页中的实例）。

GPIO 开漏选择 (GPIOODR)

偏移量 0x50C

类型 R/W, 复位 0x0000.0000




寄存器 15: GPIO 上拉选择 (**GPIOPUR**)，偏移量 0x510

GPIOPUR 寄存器是上拉控制寄存器。当其中的位被设为1时，它会使能相应的GPIO信号上的弱上拉电阻。置位**GPIOPUR**中的位会使**GPIO 下拉选择 (GPIOPDR)**寄存器（见 171页）中相应的位自动清零。

GPIO 上拉选择 (GPIOPUR)

偏移量 0x510

类型 R/W, 复位 -



注意: 对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有GPIO管脚，**GPIOAFSEL**, **GPIOPUR** 和 **GPIODEN** 寄存器默认的复位值都是0x0000.0000。这5个管脚默认为JTAG/SWD功能。正因为这样，对于GPIO端口B，该寄存器默认的复位值是0x0000.0080，而对于端口C，其默认的复位值是0x0000.000F。


寄存器 16: GPIO 下拉选择 (GPIOOPDR) , 偏移量 0x514

GPIOOPDR 寄存器是下拉控制寄存器。当其中的位被设为1时，它会使能相应的GPIO信号的弱下拉电阻。置位**GPIOOPDR**中的位会使**GPIO 上拉选择 (GPIOPUR)**寄存器（见 170页）中相应的位自动清零。

GPIO 下拉选择 (GPIOOPDR)

偏移量 0x514

类型 R/W, 复位 0x0000.0000




寄存器 17: GPIO 斜率控制选择 (GPIOSLR) , 偏移量 0x518

GPIOSLR 寄存器是斜率控制寄存器。斜率控制只在通过**GPIO 8-mA 驱动选择 (GPIODR8R)**寄存器(见 168页)采用8-mA驱动强度选项时才有效。

GPIO 斜率控制选择 (GPIOSLR)

偏移量 0x518

类型 R/W, 复位 0x0000.0000




寄存器 18: GPIO 数字使能 (GPIODEN) , 偏移量 0x51C

GPIODEN寄存器是数字使能寄存器。默认情况下，除了用作JTAG/SWD功能的的GPIO信号外，所有其它的GPIO信号都被配置为非驱动（三态）。它们的数字功能被禁能；它们不驱动管脚上的逻辑值且它们不允许管脚电压进入GPIO接收器。为了使用管脚的数字功能 (GPIO或可选功能)，相应的GPIODEN位必须置位。

GPIO 数字使能 (GPIODEN)

偏移量 0x51C

类型 R/W, 复位 -



注意: 对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有GPIO管脚，**GPIOAFSEL**, **GPIOPUR** 和 **GPIODEN** 寄存器默认的复位值都是0x0000.0000。这5个管脚默认为JTAG/SWD 功能。正因为这样，对于GPIO端口B，该寄存器默认的复位值是0x0000.0080，而对于端口C，其默认的复位值是0x0000.000F。


寄存器 19: GPIO 锁定 (**GPIOLOCK**) , 偏移量 0x520

GPIOLOCK 寄存器使能对 **GPIOCR** 寄存器（见 175页）的写访问。写 0x1ACCE551 到 **GPIOLOCK** 寄存器将解锁 **GPIOCR** 寄存器。写其它任意值到 **GPIOLOCK** 寄存器重新使能锁定的状态。读取 **GPIOLOCK** 寄存器返回锁定状态，而不是先前写入的32-位值。因此，当写访问被禁能或锁定时，读 **GPIOLOCK** 寄存器返回 0x00000001。当写访问被使能或解锁时，读 **GPIOLOCK** 寄存器返回 0x00000000。

GPIO 锁定 (**GPIOLOCK**)

偏移量 0x520

类型 R/W, 复位 0x0000.0001



位/域	名称	类型	复位	描述
31:0	LOCK	R/W	0x0000.0001	GPIO 锁定

写 0x1ACCE551 的值解锁 **GPIO 确认 (GPIOCR)** 寄存器以用于写访问。
写其它任何值重新应用锁定，防止任何寄存器更新。读该寄存器返回下列的值：

值	描述
0x0000.0001	锁定
0x0000.0000	未锁定

寄存器 20: GPIO 确认 (GPIOCR) , 偏移量 0x524

GPIOCR 寄存器是确认寄存器。当执行写 **GPIOAFSEL** 寄存器时, **GPIOCR** 寄存器的值确定了 **GPIOAFSEL** 寄存器中的哪些位将被确认。如果在 **GPIOCR** 寄存器中的一个位为0, 那么写入 **GPIOAFSEL** 寄存器中相应位的数据将不被确认并保留其原来的值。如果 **GPIOCR** 寄存器中的位为1, 那么写入**GPIOAFSEL** 寄存器中相应位的数据将被确认到寄存器并反映新的值。


GPIOCR 寄存器的内容只有在 **GPIOLOCK** 寄存器解锁时才能被修改。如果**GPIOLOCK**寄存器被锁定, 那么写 **GPIOCR** 寄存器将被忽略。

重要: 该寄存器用于防止意外地设置 **GPIOAFSEL** 寄存器, 该寄存器控制到JTAG/SWD 调试硬件的连通性。通过将 **GPIOCR** 寄存器中对应的PB7和PC[3:0]位初始化为0, JTAG/SWD 调试端口只能通过对**GPIOLOCK**, **GPIOCR**和**GPIOAFSEL**寄存器的一系列写操作来转换为GPIO。

因为这种保护当前只在PB7 和 PC[3:0]的 JTAG/SWD 管脚上执行, 所以 **GPIOCR** 寄存器中所有其它的值都不能被写入0x0。这些位硬连接 (hardwired) 为 0x1, 确保总是可以确认新的值到其它管脚的**GPIOAFSEL**寄存器位。

GPIO 确认 (GPIOCR)

偏移量 0x524
类型 -, 复位 -



注意: 对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有 GPIO管脚, **GPIOCR**寄存器默认的寄存器类型都是RO。这5个管脚是当前仅受**GPIOCR**寄存器保护的GPIO。正因为这样, 对于GPIO 端口B7 和 GPIO 端口C[3:0]的寄存器类型是R/W。


对于除5个JTAG/SWD管脚 (PB7 和 PC[3:0]) 之外的所有 GPIO管脚, **GPIOCR**寄存器默认的复位值都是0x0000.00FF。为了确保JTAG端口不被意外地编程为GPIO, 这5个管脚默认为不可确认 (non-commitable)。正因为这样, 对于GPIO端口B, **GPIOCR** 默认的复位值是0x0000.007F, 而对于端口C, **GPIOCR**默认的复位值是0x0000.00F0。

寄存器 21: GPIO 外设标识4 (GPIOPeriphID4) , 偏移量 0xFD0

GPIOPeriphID4, GPIOPeriphID5, GPIOPeriphID6和GPIOPeriphID7 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识4 (GPIOPeriphID4)

偏移量 **0xFD0**
类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID4	RO	0x00	GPIO 外设ID寄存器 [7:0]


寄存器 22: GPIO 外设标识 5 (GPIOPeriphID5) , 偏移量 0xFD4

GPIOPeriphID4, GPIOPeriphID5, GPIOPeriphID6和GPIOPeriphID7 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识 5 (GPIOPeriphID5)

偏移量 0xFD4

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID5	RO	0x00	GPIO 外设ID寄存器 [15:8]

寄存器 23: GPIO 外设标识 6 (GPIOPeriphID6) , 偏移量 0xFD8

GPIOPeriphID4, GPIOPeriphID5, GPIOPeriphID6和GPIOPeriphID7 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识 6 (GPIOPeriphID6)

偏移量 **0xFD8**
类型 RO, 复位 0x0000.0000




寄存器 24: GPIO 外设标识7 (GPIOPeriphID7) , 偏移量 0xFDC

GPIOPeriphID4, GPIOPeriphID5, GPIOPeriphID6和GPIOPeriphID7 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识7 (GPIOPeriphID7)

偏移量 0xFDC
类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID7	RO	0x00	GPIO 外设ID寄存器 [31:24]

寄存器 25: GPIO 外设标识0 (GPIOPeriphID0) , 偏移量 0xFE0

GPIOPeriphID0, GPIOPeriphID1, GPIOPeriphID2和GPIOPeriphID3 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识0 (GPIOPeriphID0)

偏移量 0xFE0
类型 RO, 复位 0x0000.0061




寄存器 26: GPIO 外设标识1 (GPIOPeriphID1) , 偏移量 0xFE4

GPIOPeriphID0, GPIOPeriphID1, GPIOPeriphID2和GPIOPeriphID3 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识1 (GPIOPeriphID1)

偏移量 0xFE4

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID1	RO	0x00	GPIO 外设ID寄存器 [15:8] 可被软件用来标识该外设是否存在。

寄存器 27: GPIO 外设标识2 (GPIOPeriphID2) , 偏移量 0xFE8

GPIOPeriphID0, GPIOPeriphID1, GPIOPeriphID2和GPIOPeriphID3 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识2 (GPIOPeriphID2)

偏移量 0xFE8
类型 RO, 复位 0x0000.0018




寄存器 28: GPIO 外设标识3 (GPIOPeriphID3) , 偏移量 0xFEC

GPIOPeriphID0, GPIOPeriphID1, GPIOPeriphID2和**GPIOPeriphID3** 寄存器在概念上可以看作一个32位寄存器；每个寄存器包含32位寄存器的8个位，被软件用来标识外设。

GPIO 外设标识3 (GPIOPeriphID3)

偏移量 0xFEC
类型 RO, 复位 0x0000.0001




寄存器 29: GPIO PrimeCell 标识0 (GPIOCellID0) , 偏移量 0xFF0

GPIOCellID0, **GPIOCellID1**, **GPIOCellID2**和**GPIOCellID3** 寄存器都是8位寄存器，在概念上可以将它们看作一个32位寄存器。寄存器将作为一个标准的交叉外设 (cross-peripheral) 标识系统来使用。

GPIO PrimeCell 标识0 (GPIOCellID0)

偏移量 0xFF0

类型 RO, 复位 0x0000.000D




寄存器 30: GPIO PrimeCell 标识1 (GPIOCellID1) , 偏移量 0xFF4

GPIOCellID0, GPIOCellID1, GPIOCellID2和GPIOCellID3 寄存器都是8位寄存器，在概念上可以将它们看作一个32位寄存器。寄存器将作为一个标准的交叉外设 (cross-peripheral) 标识系统来使用。

GPIO PrimeCell 标识1 (GPIOCellID1)

偏移量 0xFF4

类型 RO, 复位 0x0000.00F0




寄存器 31: GPIO PrimeCell 标识2 (GPIOCellID2) , 偏移量 0xFF8

GPIOCellID0, GPIOCellID1, GPIOCellID2和**GPIOCellID3**寄存器都是8位寄存器，在概念上可以将它们看作一个32位寄存器。寄存器将作为一个标准的交叉外设 (cross-peripheral) 标识系统来使用。

GPIO PrimeCell 标识2 (GPIOCellID2)

偏移量 0xFF8

类型 RO, 复位 0x0000.0005




寄存器 32: GPIO PrimeCell 标识3 (GPIOCellID3) , 偏移量 0xFFC

GPIOCellID0, GPIOCellID1, GPIOCellID2和**GPIOCellID3**寄存器都是8位寄存器，在概念上可以将它们看作一个32位寄存器。寄存器将作为一个标准的交叉外设 (cross-peripheral) 标识系统来使用。

GPIO PrimeCell 标识3 (GPIOCellID3)

偏移量 0xFFC

类型 RO, 复位 0x0000.00B1



10 通用定时器

可编程定时器可对驱动定时器输入管脚的外部事件进行计数或定时。Stellaris® 通用定时器模块 (GPTM) 包含 4 个 GPTM 模块 (定时器 0, 定时器 1, 定时器 2 和定时器 3)。每个 GPTM 模块包含两个 16 位的定时器/计数器 (称作 TimerA 和 TimerB)，用户可以将它们配置成独立运行的定时器 或事件计数器，或将它们配置成 1 个 32 位定时器 或一个 32 位实时时钟 (RTC)。定时器也可用于触发模数 (ADC) 转换。由于所有通用定时器的触发信号在到达 ADC 模块前一起进行或操作，因而只需使用一个定时器来触发 ADC 事件。

注意： 定时器 2 是一个内部定时器，只能用来产生内部中断 或触发 ADC 时间。

通用定时器模块是 Stellaris® 微控制器的一个定时资源。其它定时器资源还包括系统定时器 (SysTick) (见“系统定时器 (SysTick)” 在 35 页)。

支持以下模式：

- 32-位定时器模式
 - 可编程单次触发 (one-shot) 定时器
 - 可编程周期定时器
 - 使用 32.768-KHz 输入时钟的实时时钟
 - 事件的停止可由软件来控制 (RTC 模式除外)
- 16-位定时器模式
 - 带 8 位预分频器的通用定时器功能模块 (仅单次触发模式和周期模式)
 - 可编程单次触发 (one-shot) 定时器
 - 可编程周期定时器
 - 事件的停止可由软件来控制
- 16-位输入捕获模式
 - 输入边沿计数捕获
 - 输入边沿定时捕获
- 16-位 PWM 模式
 - 简单的 PWM 模式，可通过软件实现 PWM 信号的输出反相。

10.1 结构图

注意： 在图 10-1 在 189 页中，可使用的特定 CCP 管脚由 Stellaris® 器件来决定。可使用的 CCP 见表 10-1 在 189 页。

图 10-1. GPTM模块的结构图




表 10-1. 可使用的CCP管脚

定时器	16位向上/向下计数器	偶数CCP管脚	奇数CCP管脚
定时器0	TimerA	CCP0	-
	TimerB	-	CCP1
定时器1	TimerA	CCP2	-
	TimerB	-	CCP3
定时器2	TimerA	CCP4	-
	TimerB	-	CCP5
定时器3	TimerA	-	-
	TimerB	-	-

10.2 功能描述

每个GPTM模块的主要元件包括两个自由运行的先递增后递减计数器（称作TimerA和TimerB）、两个16位匹配寄存器、两个预分频器匹配寄存器、两个16位装载/初始化寄存器和它们相关的控制功能。GPTM的准确功能可由软件来控制，并通过寄存器接口进行配置。

在通过软件对GPTM进行配置时需用到**GPTM 配置 (GPTMCFG)** 寄存器(见 199页)、**GPTM TimerA 模式 (GPTMTAMR)** 寄存器(见 200页)和**GPTM TimerB 模式 (GPTMTBMR)** 寄存器(见 202页)。当GPTM模块处于其中一种32位模式时，该定时器只能作为32位定时器使用。但如果配置为16位模式，则GPTM的两个16位定时器可配置为16位模式的任意组合。

10.2.1 GPTM 复位条件

GPTM模块复位后处于未激活状态，所有控制寄存器均被清零，同时进入默认状态。计数器TimerA 和TimerB连同与它们对应的装载寄存器：**GPTM TimerA 间隔装载 (GPTMTAILR)** 寄存器(见 213页) 和**GPTM TimerB 间隔装载 (GPTMTBILR)** 寄存器(见 214页)一起初始化为0xFFFF。

预分频计数器：**GPTM TimerA** 预分频(**GPTMTAPR**) 寄存器(见 217页)和**GPTM TimerB** 预分频(**GPTMTBPR**) 寄存器(见 218页)初始化为0x00。

10.2.2 32-位定时器工作模式

本小节将介绍GPTM的3种32位定时器模式（单次触发、周期、RTC），并对其配置进行描述。

通过向**GPTM** 配置 (**GPTMCFG**) 寄存器写入0（单次触发/32位周期定时器模式）或1（RTC模式），可将GPTM模块配置为32位模式。在两种配置中，都需将某些GPTM寄存器连在一起形成伪32位寄存器。这些寄存器包括：

- **GPTM TimerA** 间隔装载 (**GPTMTAILR**) 寄存器 [15:0]，见 213页
- **GPTM TimerB** 间隔装载 (**GPTMTBILR**) 寄存器 [15:0]，见 214页
- **GPTM TimerA** (**GPTMTAR**) 寄存器 [15:0]，见 221页
- **GPTM TimerB** (**GPTMTBR**) 寄存器 [15:0]，见 222页

在32位模式中，GPTM把对**GPTMTAILR**的32位写访问转换为对**GPTMTAILR**和**GPTMTBILR**的写访问。这样，写操作最终的字顺序为：

`GPTMTBILR[15:0]:GPTMTAILR[15:0]`

同样，对**GPTMTAR**的读操作返回的值为：

`GPTMTBR[15:0]:GPTMTAR[15:0]`

10.2.2.1 32-位单次触发/周期定时器模式

在32位单次触发和周期定时器模式中，TimerA和TimerB寄存器连在一起被配置为32位递减计数器。然后根据写入**GPTM TimerA**模式 (**GPTMTAMR**) 寄存器(见 200页)的 TAMR 位域的值可确定选择的是单次触发模式还是周期模式，此时不需要写**GPTM TimerB** 模式 (**GPTMTBMR**) 寄存器。

当软件对**GPTM** 控制 (**GPTMCTL**) 寄存器(见 204页)的TAEN位执行写操作时，定时器从其预加载的值开始递减计数。当到达0x0000.0000状态时，定时器会在下一个周期从相连的**GPTMTAILR**中重新装载它的初值。如果配置为单次触发模式，则定时器停止计数并将**GPTMCTL**寄存器的TAEN位清零。如果配置为周期定时器，它将继续计数。

除了重装计数值，GPTM还在到达0x00000000状态时产生中断并输出触发信号。GPTM将**GPTM** 原始中断状态 (**GPTMRIS**) 寄存器(见 209页)中的TATORIS位置位，并保持该值直到向**GPTM** 中断清零 (**GPTMICR**) 寄存器(见 211页)执行写操作将其清零。如果**GPTM** 中断屏蔽 (**GPTIMR**) 寄存器(见 207页)的超时(time-out)中断使能，则GPTM还将**GPTM** 屏蔽后的中断状态 (**GPTMMIS**) 寄存器(见 210页)的TATOMIS位置位。

输出触发信号是一个单时钟周期的脉冲，它在计数器刚好到达0x00000000状态时生效，在紧接着的下一个周期失效。通过将**GPTMCTL**中的TAOTE位置位可将输出触发使能，并且可以触发启动转换 (SoC) 事件，如ADC转换。

如果软件在计数器运行过程中重装**GPTMTAILR**寄存器，则计数器在下一个时钟周期装载新值并从新值继续计数。

如果**GPTMCTL**寄存器的TASTALL 位有效，则定时器停止 (freeze) 计数直到该信号失效。

10.2.2.2 32-位实时时钟定时器模式

在实时时钟 (RTC) 模式中，TimerA和TimerB寄存器连在一起被配置为32位递增计数器。在首次选择RTC模式时，计数器装载的值为0x0000.0001。后面装载的值全都必须通过控制器写入**GPTM TimerA 匹配 (GPTMTAMATCHR)** 寄存器 (见 215页)。

在RTC模式中，要求CCP0, CCP2或CCP4管脚上的输入时钟为32.768KHz。然后将时钟信号分频为1 Hz，将其传送给32位计数器的输入端。

在软件写**GPTMCTL**中的TAEN位时，计数器从其预装载的值0x0000.0001开始递增计数。在当前计数值与**GPTMTAMATCHR**中的预装载值匹配时，计数器返回到0x0000.0000并继续计数，直到出现硬件复位或被软件禁能 (TAEN位清零)，计数停止。当计数值与预装载值匹配时，GPTM让**GPTMRIS**中的RTCRIS位有效。如果**GPTIMR**中的RTC中断使能，那么GPTM 也会将**GPTMISR**中的 RTCMIS 位置位并产生一个控制器中断。通过写 **GPTMICR**的RTCCINT位可将状态标志清零。

如果**GPTMCTL**寄存器中的 TASTALL位和/或 TBSTALL 位置位，那么定时器在**GPTMCTL**的RTCEN 位置位时不会停止计数。

10.2.3 16-位定时器的工作模式

通过向**GPTM配置 (GPTMCFG)** 寄存器 (见 199页)写入0x04，可将GPTM配置为全局16位模式。本小节将描述每一个GPTM的16-位操作模式。TimerA和TimerB的模式相同，因此我们只介绍一次，并用字母n来表示这两个定时器的寄存器。

10.2.3.1 16-位单次触发/周期定时器模式

在16位单次触发/周期定时器模式中，定时器被配置为带可选的8位预分频器的16位递减计数器，预分频器可有效地将定时器的计数范围扩大到24位。选择单次触发模式还是周期模式由写入**GPTMTnMR** 寄存器中TnMR位域的值来决定。可选预分频器中的值被加载到**GPTM Timern 预分频 (GPTMTnPR)** 寄存器中。

在软件对**GPTMCTL**寄存器的TnEN位执行写操作时，定时器从其预装载的值开始递减计数。一旦到达0x0000状态，定时器便在下一个周期到来时将**GPTMTnILR**和**GPTMTnPR**的值重新载入。如果配置为单次触发模式，则定时器停止计数并将**GPTMCTL**寄存器的TnEN位清零。如果配置为周期定时器，它将继续计数。

在到达0x0000状态时，定时器除了重装计数值，还产生中断并输出触发信号。GPTM将**GPTMRIS** 寄存器的TnTORIS位置位，并保持该值直到执行**GPTMICR**寄存器写操作将该位清零。如果**GPTIMR** 的超时中断使能，则GPTM还将 **GPTMISR**寄存器的TnTOMIS位置位并产生控制器中断。

输出触发信号是一个单时钟周期的脉冲，在计数器刚好到达0x0000状态时生效，并在紧接着的下一个周期失效。它通过对**GPTMCTL**寄存器中的TnOTE位置位来使能，并且可以触发启动转换 (SoC) 事件如ADC转换。

如果软件在计数器运行过程中重装**GPTMTAILR**寄存器，则计数器在下一个时钟周期装载新值并从新值继续计数。

如果**GPTMCTL**寄存器中的 TnSTALL 位被使能，那么定时器停止 (freeze) 计数，直到该信号失效后再继续计数。

下面的例子显示了在使用预分频器时16位自由运行的定时器的各种配置。所有值都是以时钟频率 50-MHz (时钟周期Tc=20 ns) 作为标准进行计算。

表 10-2. 带预分频器配置的16位定时器

预分频	#时钟 (T c) ^a	最大时间	单位
00000000	1	1.3107	ms
00000001	2	2.6214	ms

预分频	#时钟 (T_c) ^a	最大时间	单位
00000010	3	3.9321	ms
-----	--	--	--
11111100	254	332.9229	ms
11111110	255	334.2336	ms
11111111	256	335.5443	ms

a. T_c 表示时钟周期。

10.2.3.2 16-位输入边沿计数模式


在边沿计数模式中，定时器被配置为能够捕获3种事件类型的递减计数器，这3种事件类型为上升沿、下降沿、或上升/下降沿。为了把定时器设置为边沿计数模式，**GPTMTnMR**寄存器的TnCMR位必须设为0。定时器计数时所采用的边沿类型由**GPTMCTL**寄存器的TnEVENT位域决定。在初始化过程中，需对**GPTM Timern**匹配(**GPTMTnMATCHR**)寄存器进行配置，以便**GPTMTnILR**寄存器和**GPTMTnMATCHR**寄存器之间的差值等于必须计算的边沿事件的数目。

当软件写**GPTM控制(GPTMCTL)**寄存器的TnEN位时，定时器使能并用于事件捕获。CCP管脚上每输入一个事件，计数器的值就减1，直到事件计数的值与**GPTMTnMATCHR**的值匹配。这时，**GPTM**让**GPTMRIS**寄存器的CnMRIS位有效（如果中断没有屏蔽，则也要让CnMMIS位有效）。然后计数器使用**GPTMTnILR**中的值执行重装操作，并且由于**GPTM**自动将**GPTMCTL**寄存器的TnEN位清零，因此计数器停止计数。一旦事件计数值满足要求，接下来的所有事件都将被忽略，直到通过软件重新将TnEN使能。

图 10-2 在 192页显示了输入边沿计数模式的工作情况。在这种情况下，定时器的初值设置为**GPTMTnILR=0x000A**，匹配值**GPTMTnMATCHR=0x0006**，这样，需计数4个边沿事件。计数器配置为检测输入信号的上升/下降沿。

注：在当前计数值与**GPTMTnMR**寄存器中的值匹配之后定时器自动将TnEN位清零，因此最后两个边沿没有计算在内。

图 10-2. 16位输入边沿计数模式实例



10.2.3.3 16-位输入边沿定时模式

注意： 16位输入边沿计时模式中不含预分频器。

在边沿定时模式中，定时器被配置为自由运行的递减计数器，其初始值从**GPTMTnILR**寄存器中加载（复位时初始化为0xFFFF）。该模式允许在上升沿或下降沿捕获事件。通过置位**GPTMTnMR**寄存器的TnCMR位可将定时器置于边沿定时模式，而定时器捕获时采用的事件类型由**GPTMCnTL**寄存器的TnEVENT位域来决定。


在软件写**GPTMCTL**寄存器的TnEN位时，定时器使能并用于事件捕获。在检测到所选的输入事件时，从**GPTMTnR**寄存器中捕获Tn计数器的当前值，且该值可通过控制器来读取。然后GPTM让CnERIS位有效（如果中断没有被屏蔽，则也让CnEMIS位有效）。

在捕获到事件之后，定时器不会停止计数。它会继续计数，直至TnEN位清零。当定时器到达0x0000状态时，将**GPTMTnILR**寄存器中的值重新载入定时器。

图10-3在193页显示了输入边沿定时模式的工作原理。在图中，假定定时器的初值为默认值0xFFFF，定时器配置为捕获上升沿事件。

每当检测到上升沿事件时，当前计数值便装载到**GPTMTnR**寄存器中，且该值一直保持在寄存器中直到检测到下一个上升沿（在此上升沿处，新的计数值装载到**GPTMTnR**中）。

图 10-3. 16位输入边沿定时模式实例



10.2.3.4 16-位PWM模式


GPTM支持简单的PWM生成模式。在PWM模式中，定时器配置为递减计数器，初值由**GPTMTnILR**定义。通过将**GPTMTnMR**寄存器的TnAMS位置为0x1、TnCMR位置为0x0、TnMR位域置为0x2来使能PWM模式。

在软件写**GPTMCTL**寄存器的TnEN位时，计数器开始递减计数，直到计数值到达0x0000。在下一个计数周期，计数器将**GPTMTnILR**寄存器中的值重新载入，作为它的初值（如果使用了预分频器，则还要重新装载**GPTMTnPR**中的值），并继续计数直到计数器因软件将**GPTMCTL**寄存器的TnEN位清零而被禁止。在PWM模式中，不产生中断或状态位。

当计数器的值与**GPTMTnIIR**寄存器的值（计数器的初始状态）相等时，输出PWM信号生效，当计数器的值与**GPTM Timern**匹配寄存器 (**GPTMnMATCHR**)的值相等时，输出PWM信号失效。通过将**GPTMCTL**寄存器的TnPWML位置位，软件可实现将输出PWM信号反相的功能。

图 10-4 在 194 页显示了在输入时钟为 50MHz 以及 TnPWML 为 0 的情况下，如何产生周期为 1ms、占空比为 66% 的输出 PWM (TnPWML=1 时，占空比为 33%)。在这个例子中，初值在这个例子中，初值 **GPTMnIRL**=0xC350，匹配值 **GPTMnMR**=0x411A。

图 10-4. 16-位 PWM 模式实例



10.3 初始化和配置

在使用通用定时器时，外设时钟必须使能，该操作通过将**RCGC1**寄存器中的TIMER0、TIMER1、TIMER2 和 TIMER3 位置位来实现。

针对每种支持的定时器模式，本节提供了模块的初始化以及配置示例。

10.3.1 32-位单次触发/周期定时器模式

将GPTM配置为32位单次触发和周期模式的步骤如下：

1. 确保定时器在发生任何变化之前先禁止（将**GPTMCTL**寄存器的TAEN位清零）。
2. 写0x0到**GPTM**配置寄存器 (**GPTMCFG**)。
3. 设置**GPTM TimerA**模式寄存器 (**GPTMTAMR**)的 TAMR 位域：
 - a. 写入 0x1 设为单次触发模式。
 - b. 写入 0x2 设为周期模式。

4. 将初值装入**GPTM TimerA** 间隔装载寄存器 (**GPTMTAILR**)。
5. 如果需要中断，将**GPTM** 中断屏蔽寄存器 (**GPTMIMR**)的TATOIM位置位。
6. 置位**GPTMCTL**寄存器的TAEN位来使能定时器并开始计数。
7. 查询**GPTMRIS**寄存器的TATORIS位或等待中断的产生（如果使能）。在这两种情况下，通过向**GPTM** 中断清零寄存器 (**GPTMICR**)的TATOCINT位写1将状态标志清零。

在单次触发模式中，定时器在step 7 在 195页之后停止计数。需重复上述步骤才能将定时器重新使能。而周期模式下的定时器在超时之后不会停止计数。

10.3.2 32-位实时时钟 (RTC) 模式

在使用RTC模式时，定时器在其CCP0、CCP2或CCP4管脚上必须有一个32.768KHz输入信号。在使能RTC功能时，需遵循以下步骤：

1. 确保定时器在发生任何变化之前先禁止 (TAEN位清零)。
2. 写0x1到**GPTM** 配置寄存器 (**GPTMCFG**)。
3. 向**GPTM TimerA** 匹配寄存器 (**GPTMTAMATCHR**)写入所需的匹配值。
4. 根据需要将**GPTM** 控制寄存器 (**GPTMCTL**)的RTCEN位置位/清零。
5. 如果需要中断，将**GPTM** 中断屏蔽寄存器 (**GPTMIMR**)的RTCIM位置位。
6. 置位**GPTMCTL**寄存器的TAEN位来使能定时器并开始计数。

当定时器的计数值等于**GPTMTAMATCHR**寄存器中的值时，计数器重新加载0x0000.0000并开始计数。如果中断使能，不必将其清除。

10.3.3 16-位单次触发/周期定时器模式

将定时器配置为16位单次触发和周期模式的步骤如下：

1. 确保定时器在发生任何变化之前先禁止 (TnEN位清零)。
2. 写0x4到 **GPTM** 配置寄存器 (**GPTMCFG**)。
3. 设置**GPTM** 定时器模式 (**GPTMTnMR**)寄存器的TnMR位域：
 - a. 写入 0x1 设为单次触发模式。
 - b. 写入0x2 设为周期模式。
4. 如果使用预分频器，则将预分频值写入**GPTM** 定时器n 预分频寄存器 (**GPTMTnPR**)。
5. 将初值装入**GPTM** 定时器间隔装载寄存器 (**GPTMTnILR**)。
6. 如果需要中断，将**GPTM** 中断屏蔽寄存器 (**GPTMIMR**)的TnTOIM位置位。
7. 置位**GPTM** 控制寄存器 (**GPTMCTL**)的TnEN位来使能定时器并开始计数。
8. 查询**GPTMRIS**寄存器的TnTORIS位或等待中断的产生（如果使能）。在这两种情况下，通过向**GPTM** 中断清零寄存器 (**GPTMICR**)的TnTOCINT位写1将状态标志清零。

在单次触发模式中，定时器在**step 8** 在 195页之后停止计数。需重复上述步骤才能将定时器重新使能。而周期模式下的定时器在超时之后不会停止计数。

10.3.4 16-位输入边沿计数模式

将定时器配置为输入边沿计数模式的步骤如下：

1. 确保定时器在发生任何变化之前先禁止 (TnEN位清零)。
2. 写0x4到 **GPTM 配置 (GPTMCFG)** 寄存器。
3. 在 **GPTM 定时器模式(GPTMTnMR)** 寄存器中，写0x0到 TnCMR位域，写0x3到 TnMR 位域。
4. 通过对**GPTM 控制 (GPTMCTL)**寄存器的TnEVENT位域进行写操作来配置定时器捕获操作的事件类型。
5. 将定时器初值装入**GPTM 定时器n 间隔装载 (GPTMTnILR)**寄存器。
6. 将所需的事件数装入**GPTM 定时器n 匹配 (GPTMTnMATCHR)**寄存器。
7. 如果需要中断，将**GPTM 中断屏蔽 (GPTMIMR)**寄存器的CnMIM位置位。
8. 置位**GPTMCTL**寄存器的TnEN位来使能定时器并开始等待边沿事件。
9. 查询**GPTMRIS**寄存器的CnMRIS位或等待中断的产生（如果使能）。在这两种情况下，通过向**GPTM 中断清零 (GPTMICR)**寄存器的CnMCINT位写1将状态标志清零。

在输入边沿计数模式中，定时器在检测到所需的边沿事件数之后停止。需确保TnEN位清零并重复**step 4** 在 196页到**step 9** 在 196页才能重新使能定时器。

10.3.5 16-位输入边沿定时模式

将定时器配置为输入边沿定时模式的步骤如下：

1. 确保定时器在发生任何变化之前先禁止 (TnEN位清零)。
2. 写0x4到 **GPTM 配置 (GPTMCFG)** 寄存器。
3. 在**GPTM 定时器模式 (GPTMTnMR)** 寄存器中，写0x1到 TnCMR 位域，写0x3到 TnMR 位域。
4. 通过写**GPTM 控制 (GPTMCTL)**寄存器的TnEVENT位域来配置定时器捕获操作的事件类型。
5. 将定时器初值装入**GPTM 定时器n 间隔装载 (GPTMTnILR)**寄存器。
6. 如果需要中断，将**GPTM 中断屏蔽 (GPTMIMR)**寄存器的CnEIM位置位。
7. 置位**GPTM 控制 (GPTMCTL)**寄存器的TnEN位来使能定时器并开始计数。
8. 查询**GPTMRIS**寄存器的CnERIS位或等待中断的产生（如果使能）。在这两种情况下，通过向**GPTM 中断清零 (GPTMICR)**寄存器的CnECINT写1将状态标志清零。事件发生的时间可通过读**GPTM 定时器n (GPTMTnR)**寄存器来获得。

在输入边沿定时模式中，定时器在检测到边沿事件之后继续运行，但通过写**GPTMTnILR**寄存器可在任何时候改变定时器间隔。此改变在写操作的下一个周期生效。

10.3.6 16-位PWM模式

将定时器配置为PWM模式的步骤如下：

1. 确保定时器在发生任何变化之前先禁止 (TnEN位清零)。
2. 写0x4到 **GPTM 配置 (GPTMCFG)** 寄存器。
3. 在**GPTM 定时器模式 (GPTMTnMR)** 寄存器中，将 TnAMS 位置为 0x1，将TnCMR 位置为 0x0，将 TnMR 位域置为 0x2。
4. 在**GPTM 控制 (GPTMCTL)**寄存器的TnEVENT位域中，配置PWM信号的输出状态（是否需要反相）。
5. 将定时器初值装入**GPTM 定时器n 间隔装载 (GPTMTnILR)**寄存器。
6. 将所需的值装入**GPTM 定时器n 匹配 (GPTMTnMATCHR)**寄存器。
7. 如果使用预分频器，则配置**GPTM Timern 预分频(GPTMTnPR)** 寄存器和**GPTM Timern 预分频匹配(GPTMTnPMR)** 寄存器。
8. 置位**GPTM 控制 (GPTMCTL)** 寄存器的TnEN位来使能定时器并开始输出PWM信号。

在PWM定时模式中，定时器在产生PWM信号之后继续运行。通过写**GPTMTnILR**寄存器可在任何时候对PWM周期进行调整，此改变在写操作的下一个周期生效。

10.4 寄存器映射

表 10-3 在 197页列出了GPTM寄存器。所列偏移量都是寄存器相对于定时器基址的16进制增量：

- Timer0: 0x4003.0000
- Timer1: 0x4003.1000
- Timer2: 0x4003.2000
- Timer3: 0x4003.3000

表 10-3. 定时器 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	GPTMCFG	R/W	0x0000.0000	GPTM 配置	199
0x004	GPTMTAMR	R/W	0x0000.0000	GPTM TimerA 模式	200
0x008	GPTMTBMR	R/W	0x0000.0000	GPTM TimerB 模式	202
0x00C	GPTMCTL	R/W	0x0000.0000	GPTM 控制	204
0x018	GPTMIMR	R/W	0x0000.0000	GPTM 中断屏蔽	207
0x01C	GPTMRIS	RO	0x0000.0000	GPTM 原始中断状态	209
0x020	GPTMMIS	RO	0x0000.0000	GPTM屏蔽后的中断状态	210
0x024	GPTMICR	W1C	0x0000.0000	GPTM中断清零	211
0x028	GPTMTAILR	R/W	0x0000.FFFF (16位模式) 和	GPTM TimerA间隔装载	213

偏移量	名称	类型	复位	描述	见页面
			0xFFFF.FFFF (32位模式)		
0x02C	GPTMTBILR	R/W	0x0000.FFFF	GPTM TimerB间隔装载	214
0x030	GPTMTAMATCHR	R/W	0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)	GPTM TimerA匹配	215
0x034	GPTMTBMATCHR	R/W	0x0000.FFFF	GPTM TimerB匹配	216
0x038	GPTMTAPR	R/W	0x0000.0000	GPTM TimerA预分频	217
0x03C	GPTMTBPR	R/W	0x0000.0000	GPTM TimerB预分频	218
0x040	GPTMTAPMR	R/W	0x0000.0000	GPTM TimerA预分频匹配	219
0x044	GPTMTBPMR	R/W	0x0000.0000	GPTM TimerB预分频匹配	220
0x048	GPTMTAR	RO	0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)	GPTM TimerA	221
0x04C	GPTMTBR	RO	0x0000.FFFF	GPTM TimerB	222

10.5 寄存器描述

下文将按地址偏移量的数字顺序列出GPTM寄存器，并对它们进行描述。


寄存器 1: GPTM 配置 (GPTMCFG) , 偏移量 0x000

该寄存器对GPTM模块的全局操作进行配置。写入该寄存器的值决定了GPTM是32位还是16位模式。

GPTM 配置 (GPTMCFG)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



值 描述

0x0 32-位定时器配置。

0x1 32-位实时时钟(RTC)计数器配置。

0x2 保留。

0x3 保留。

0x4-0x7 16-位定时器配置，功能由**GPTMTAMR** 和 **GPTMTBMR**的位 1:0来控制。


寄存器 2: GPTM TimerA 模式 (GPTMTAMR) , 偏移量 0x004

该寄存器根据**GPTMCFG**寄存器中所选的配置来进一步配置GPTM。当在16-位PWM模式时，设置TAAMS位为0x1, TACMR位为0x0, 以及TAMR域为0x2。

GPTM TimerA 模式 (GPTMTAMR)

偏移量 0x004

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	TAAMS	R/W	0	GPTM TimerA 备用模式选择 TAAMS 值如下定义: 值 描述 0 捕获模式被使能。 1 PWM 模式被使能。 注意: 要使能PWM模式, 必须清零 TACMR 位并将 TAMR 位域置为 0x2。
2	TACMR	R/W	0	GPTM TimerA 捕获模式 TACMR 值如下定义: 值 描述 0 边沿-计数模式。 1 边沿-定时模式。


位/域	名称	类型	复位	描述										
1:0	TAMR	R/W	0x0	GPTM TimerA 模式 TAMR值如下定义: <table><thead><tr><th>值</th><th>描述</th></tr></thead><tbody><tr><td>0x0</td><td>保留。</td></tr><tr><td>0x1</td><td>单次触发定时器模式。</td></tr><tr><td>0x2</td><td>周期定时器模式。</td></tr><tr><td>0x3</td><td>捕获模式。</td></tr></tbody></table> 定时器模式基于 GPTMCFG 寄存器（16-或32-位）2:0位定义的定时器配置。 在16位定时器配置中，TAMR 控制TimerA的16位定时器模式。 在32位定时器配置中，该寄存器用来控制模式并且 GPTMTBMR 的内容被忽略。	值	描述	0x0	保留。	0x1	单次触发定时器模式。	0x2	周期定时器模式。	0x3	捕获模式。
值	描述													
0x0	保留。													
0x1	单次触发定时器模式。													
0x2	周期定时器模式。													
0x3	捕获模式。													

寄存器 3: GPTM TimerB 模式 (GPTMTBMR) , 偏移量 0x008

该寄存器根据**GPTMCFG**寄存器中所选的配置来进一步配置GPTM。当为16-位 PWM 模式时，将 TBAMS位置为 0x1，将 TBCMR位置为 0x0，将 TBMR域置为 0x2。

GPTM TimerB 模式 (GPTMTBMR)

偏移量 0x008
类型 R/W, 复位 0x0000.0000




位/域	名称	类型	复位	描述										
1:0	TBMR	R/W	0x0	GPTM TimerB 模式 TBMR 值如下定义: <table><thead><tr><th>值</th><th>描述</th></tr></thead><tbody><tr><td>0x0</td><td>保留。</td></tr><tr><td>0x1</td><td>单次触发定时器模式。</td></tr><tr><td>0x2</td><td>周期定时器模式。</td></tr><tr><td>0x3</td><td>捕获模式。</td></tr></tbody></table>	值	描述	0x0	保留。	0x1	单次触发定时器模式。	0x2	周期定时器模式。	0x3	捕获模式。
值	描述													
0x0	保留。													
0x1	单次触发定时器模式。													
0x2	周期定时器模式。													
0x3	捕获模式。													
				定时器模式基于 GPTMCFG 寄存器的 2:0位定义的定时器配置。 在16-位定时器配置中，这些位用来控制TimerB的16位定时器模式。 在32-位定时器配置中，这个寄存器的内容被忽略，并且使用了 GPTMTAMR 。										

寄存器 4: GPTM 控制 (GPTMCTL) , 偏移量 0x00C

该寄存器与**GPTMCFG** 和 **GMTMTnMR** 寄存器一起使用, 对定时器配置进行微小调整, 并使能其它特性诸如定时器停止和输出触发信号。输出触发器可以用来启动ADC模块上的传输。

GPTM 控制 (GPTMCTL)

偏移量 0x00C
类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:15	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读–修改–写操作过程中应当保持不变。
14	TBPMWL	R/W	0	GPTM TimerB PWM 输出电平 TBPMWL 值如下定义: 值 描述 0 输出不受影响。 1 输出反相。
13	TBOTE	R/W	0	GPTM TimerB 输出触发使能标志 TBOTE 值如下定义: 值 描述 0 输出TimerB 触发器被禁能。 1 输出 TimerB 触发器被使能。
12	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读–修改–写操作过程中应当保持不变。
11:10	TBEVENT	R/W	0x0	GPTM TimerB 事件模式 TBEVENT 值如下定义: 值 描述 0x0 上升沿。 0x1 下降沿。 0x2 保留 0x3 双边沿。

位/域	名称	类型	复位	描述						
9	TBSTALL	R/W	0	<p>GPTM TimerB 停止使能标志</p> <p>TBSTALL 值如下定义：</p> <table> <thead> <tr> <th>值</th> <th>描述</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>禁止TimerB 停止。</td> </tr> <tr> <td>1</td> <td>使能TimerB 停止。</td> </tr> </tbody> </table>	值	描述	0	禁止TimerB 停止。	1	使能TimerB 停止。
值	描述									
0	禁止TimerB 停止。									
1	使能TimerB 停止。									
8	TBEN	R/W	0	<p>GPTM TimerB使能标志</p> <p>TBEN 值如下定义：</p> <table> <thead> <tr> <th>值</th> <th>描述</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>TimerB 禁止。</td> </tr> <tr> <td>1</td> <td>根据GPTMCFG寄存器， TimerB使能并开始计数或使能捕获逻辑。</td> </tr> </tbody> </table>	值	描述	0	TimerB 禁止。	1	根据 GPTMCFG 寄存器， TimerB使能并开始计数或使能捕获逻辑。
值	描述									
0	TimerB 禁止。									
1	根据 GPTMCFG 寄存器， TimerB使能并开始计数或使能捕获逻辑。									
7	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。						
6	TAPWML	R/W	0	<p>GPTM TimerA的PWM输出电平</p> <p>TAPWML 值如下定义：</p> <table> <thead> <tr> <th>值</th> <th>描述</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>输出不受影响。</td> </tr> <tr> <td>1</td> <td>输出反相。</td> </tr> </tbody> </table>	值	描述	0	输出不受影响。	1	输出反相。
值	描述									
0	输出不受影响。									
1	输出反相。									
5	TAOTE	R/W	0	<p>GPTM TimerA 的输出触发使能标志</p> <p>TAOTE 值如下定义：</p> <table> <thead> <tr> <th>值</th> <th>描述</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>输出 TimerA 触发器被禁能。</td> </tr> <tr> <td>1</td> <td>输出 TimerA 触发器被使能。</td> </tr> </tbody> </table>	值	描述	0	输出 TimerA 触发器被禁能。	1	输出 TimerA 触发器被使能。
值	描述									
0	输出 TimerA 触发器被禁能。									
1	输出 TimerA 触发器被使能。									
4	RTCEN	R/W	0	<p>GPTM RTC 使能标志</p> <p>RTCEN 值如下定义：</p> <table> <thead> <tr> <th>值</th> <th>描述</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>RTC 计数被禁能。</td> </tr> <tr> <td>1</td> <td>RTC 计数被使能。</td> </tr> </tbody> </table>	值	描述	0	RTC 计数被禁能。	1	RTC 计数被使能。
值	描述									
0	RTC 计数被禁能。									
1	RTC 计数被使能。									

位/域	名称	类型	复位	描述										
3:2	TAEVENT	R/W	0x0	<p>GPTM TimerA 事件模式</p> <p>TAEVENT 值如下定义:</p> <table> <thead> <tr> <th>值</th><th>描述</th></tr> </thead> <tbody> <tr> <td>0x0</td><td>上升沿。</td></tr> <tr> <td>0x1</td><td>下降沿。</td></tr> <tr> <td>0x2</td><td>保留</td></tr> <tr> <td>0x3</td><td>双边沿。</td></tr> </tbody> </table>	值	描述	0x0	上升沿。	0x1	下降沿。	0x2	保留	0x3	双边沿。
值	描述													
0x0	上升沿。													
0x1	下降沿。													
0x2	保留													
0x3	双边沿。													
1	TASTALL	R/W	0	<p>GPTM TimerA 停止使能标志</p> <p>TASTALL 值如下定义:</p> <table> <thead> <tr> <th>值</th><th>描述</th></tr> </thead> <tbody> <tr> <td>0</td><td>禁止TimerA 停止。</td></tr> <tr> <td>1</td><td>使能TimerA 停止。</td></tr> </tbody> </table>	值	描述	0	禁止TimerA 停止。	1	使能TimerA 停止。				
值	描述													
0	禁止TimerA 停止。													
1	使能TimerA 停止。													
0	TAEN	R/W	0	<p>GPTM TimerA使能标志</p> <p>TAEN 值如下定义:</p> <table> <thead> <tr> <th>值</th><th>描述</th></tr> </thead> <tbody> <tr> <td>0</td><td>禁止TimerA。</td></tr> <tr> <td>1</td><td>根据GPTMCFG寄存器， TimerA使能并开始计数或使能捕获逻辑。</td></tr> </tbody> </table>	值	描述	0	禁止TimerA。	1	根据 GPTMCFG 寄存器， TimerA使能并开始计数或使能捕获逻辑。				
值	描述													
0	禁止TimerA。													
1	根据 GPTMCFG 寄存器， TimerA使能并开始计数或使能捕获逻辑。													


寄存器 5: GPTM 中断屏蔽 (GPTMIMR) , 偏移量 0x018

该寄存器允许软件使能/禁止GPTM控制器级中断。写入1使能中断，写入0禁止中断。

GPTM 中断屏蔽 (GPTMIMR)

偏移量 0x018

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:11	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
10	CBEIM	R/W	0	GPTM CaptureB事件的中断屏蔽标志 CBEIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
9	CBMIM	R/W	0	GPTM CaptureB匹配的中断屏蔽标志 CBMIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
8	TBTOIM	R/W	0	GPTM TimerB超时的中断屏蔽标志 TBTOIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
7:4	RTCIM	R/W	0	GPTM RTC的中断屏蔽标志 RTCIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
3	CAEIM	R/W	0	
2	CAMIM	R/W	0	
1	TATOIM	R/W	0	
0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。


位/域	名称	类型	复位	描述
2	CAEIM	R/W	0	GPTM CaptureA事件的中断屏蔽标志 CAEIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
1	CAMIM	R/W	0	GPTM CaptureA匹配的中断屏蔽标志 CAMIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。
0	TATOIM	R/W	0	GPTM TimerA超时的中断屏蔽标志 TATOIM 值如下定义： 值 描述 0 中断禁止。 1 中断使能。

寄存器 6: GPTM 原始中断状态 (GPTMRIS) , 偏移量 0x01C

该寄存器显示了GPTM内部中断信号的状态。不管是否在**GPTMIMR**寄存器中将中断屏蔽，GPTMRIS中的位都会置位。向**GPTMICR**的某一位写1可将GPTMRIS寄存器的对应位清零。

GPTM 原始中断状态 (GPTMRIS)

偏移量 0x01C
类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:14	保留	RO	0	
13:12	保留	RO	0	
11:10	CBERIS, CBMRIS, TBTORIS	RO	0	GPTM CaptureB事件的原始中断标志 该位表示屏蔽之前CaptureB事件的中断状态。
9:8	保留	RO	0	GPTM CaptureB匹配的原始中断标志 该位表示屏蔽之前CaptureB匹配的中断状态。
7:6	保留	RO	0	GPTM TimerB超时的原始中断标志 该位表示屏蔽之前TimerB超时的中断状态。
5:4	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3:2	RTCRIS, CAERIS	RO	0	GPTM RTC的原始中断标志 该位表示屏蔽之前RTC事件的中断状态。
1:0	CAMRIS, TATORIS	RO	0	GPTM CaptureA事件的原始中断标志 该位表示屏蔽之前CaptureA事件的中断状态。 GPTM CaptureA匹配的原始中断标志 该位表示屏蔽之前CaptureA匹配的中断状态。 GPTM TimerA超时的原始中断标志 该位表示屏蔽之前TimerA超时的中断状态。


寄存器 7: GPTM屏蔽后的中断状态 (GPTMMIS) , 偏移量 0x020

该寄存器显示了GPTM控制器级中断的状态。如果没有在**GPTMIMR**寄存器中将中断屏蔽，并在此时出现一个使中断有效的事件，那么该寄存器中相应的位将会置位。通过向**GPTMICR**的对应位写1可将所有位清零。

GPTM屏蔽后的中断状态 (GPTMMIS)

偏移量 0x020

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:11	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
10	CBEMIS	RO	0	GPTM CaptureB事件屏蔽后的中断标志 该位表示屏蔽之后CaptureB事件的中断状态。
9	CBMMIS	RO	0	GPTM CaptureB匹配屏蔽后的中断标志 该位表示屏蔽之后CaptureB匹配的中断状态。
8	TBTOMIS	RO	0	GPTM TimerB超时屏蔽后的中断标志 该位表示屏蔽之后TimerB超时的中断状态。
7:4	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	RTCMIS	RO	0	GPTM RTC屏蔽后的中断标志 该位表示屏蔽之后RTC事件的中断状态。
2	CAEMIS	RO	0	GPTM CaptureA事件屏蔽后的中断标志 该位表示屏蔽之后CaptureA事件的中断状态。
1	CAMMIS	RO	0	GPTM CaptureA匹配屏蔽后的中断标志 该位表示屏蔽之后CaptureA匹配的中断状态。
0	TATOMIS	RO	0	GPTM TimerA超时屏蔽后的中断标志 该位表示屏蔽之后TimerA超时的中断状态。


寄存器 8: GPTM中断清零 (GPTMICR) , 偏移量 0x024

该寄存器用来将**GPTMRIS**和**GPTMMIS**寄存器中的状态位清零。只要向**GPTMICR**的某一位写1，便可将**GPTMRIS**和**GPTMMIS**寄存器中的对应位清零。

GPTM中断清零 (GPTMICR)

偏移量 0x024

类型 W1C, 复位 0x0000.0000



位/域	名称	类型	复位	描述
3	RTCCINT	W1C	0	GPTM RTC的中断清零标志 RTCCINT 值如下定义: 值 描述 0 中断不受影响。 1 中断被清除。
2	CAECINT	W1C	0	GPTM CaptureA事件的中断清零标志 CAECINT 值如下定义: 值 描述 0 中断不受影响。 1 中断被清除。
1	CAMCINT	W1C	0	GPTM CaptureA匹配的原始中断标志 该位表示屏蔽之后CaptureA匹配的中断状态。
0	TATOCINT	W1C	0	GPTM TimerA超时的原始中断标志 TATOCINT 值如下定义: 值 描述 0 中断不受影响。 1 中断被清除。


寄存器 9: GPTM TimerA间隔装载 (GPTMTAILR) , 偏移量 0x028

该寄存器用来将起始计数值装入定时器。当GPTM配置为其中一种32位模式时，**GPTMTAILR**作为32位寄存器使用（高16位对应于**GPTM TimerB** 间隔装载 (**GPTMTBILR**) 寄存器的值）。在16位模式中，该寄存器的高16位读作0，不影响**GPTMTBILR**寄存器的状态。

GPTM TimerA间隔装载 (GPTMTAILR)

偏移量 0x028

类型 R/W, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)




位/域	名称	类型	复位	描述
31:16	TAILRH	R/W	0xFFFF (32位模式) 0x0000 (16位模式)	GPTM TimerA间隔装载寄存器的高字节 当通过 GPTMCFG 寄存器配置为32位模式时， GPTM TimerB 间隔装载 (GPTMTBILR) 寄存器通过写操作来装载该值。读操作时返回 GPTMTBILR 的当前值。 在16位模式中，该位域在读操作时返回0，不影响 GPTMTBILR 寄存器的状态。
15:0	TAILRL	R/W	0xFFFF	GPTM TimerA间隔装载寄存器的低字节 在16位和32位模式中，对该位域执行写操作将装载TimerA的计数器。执行读操作将返回 GPTMTAILR 的当前值。

寄存器 10: GPTM TimerB间隔装载 (GPTMTBILR) 寄存器, 偏移量 0x02C

该寄存器用来将起始计数值装入TimerB。当GPTM配置为32位模式时, **GPTMTBILR**返回TimerB的当前值, 写操作被忽略。

GPTM TimerB间隔装载 (GPTMTBILR)

偏移量 0x02C
类型 R/W, 复位 0x0000.FFFF



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读–修改–写操作过程中应当保持不变。
15:0	TBILRL	R/W	0xFFFF	GPTM TimerB间隔装载寄存器 当GPTM没有被配置为32位定时器时, 对该位域执行写操作将更新 GPTMTBILR 的值。在32位模式中, 写操作被忽略, 读操作返回 GPTMTBILR 的当前值。


寄存器 11: GPTM TimerA匹配 (GPTMTAMATCHR) , 偏移量 0x030

该寄存器用于32位实时时钟模式和16位PWM和输入边沿计数模式。

GPTM TimerA匹配 (GPTMTAMATCHR)

偏移量 0x030

类型 R/W, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)



位/域	名称	类型	复位	描述
31:16	TAMRH	R/W	0xFFFF (32位模式) 0x0000 (16位模式)	当通过 GPTMCFG 寄存器配置为32位实时时钟 (RTC) 模式时, 该值与 GPTMTAR 的高半字进行比较, 来确定匹配事件。 在16位模式中, 对该位域的读操作返回0, 不影响 GPTMTBMATCHR 寄存器的状态。
15:0	TAMRL	R/W	0xFFFF	GPTM TimerA匹配寄存器的低字节 当通过 GPTMCFG 寄存器配置为32位实时时钟 (RTC) 模式时, 该值与 GPTMTAR 的低半字进行比较, 来确定匹配事件。 当配置为PWM模式时, 该值与 GPTMTAILR 一起, 确定输出PWM信号的占空比。 当配置为边沿计数模式时, 该值与 GPTMTAILR 一起, 确定需计数多少边沿事件。总的边沿事件数等于 GPTMTAILR 的值与该值的差。


寄存器 12: GPTM TimerB匹配 (GPTMTBMATCHR) , 偏移量 0x034

该寄存器用于32位实时时钟模式和16位PWM和输入边沿计数模式。

GPTM TimerB匹配 (GPTMTBMATCHR)

偏移量 0x034

类型 R/W, 复位 0x0000.FFFF



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:0	TBMRL	R/W	0xFFFF	GPTM TimerB匹配寄存器的低字节 配置为PWM模式时，该值与GPTMTBILR一起，确定输出PWM信号的占空比。 配置为边沿计数模式时，该值与GPTMTBILR一起，确定需计数多少边沿事件数。总的边沿事件数等于GPTMTBILR与该值的差。


寄存器 13: GPTM TimerA预分频 (GPTMTAPR) , 偏移量 0x038

当工作在单次触发或周期模式时, 该寄存器允许软件扩充16位定时器的范围。

GPTM TimerA预分频 (GPTMTAPR)

偏移量 0x038

类型 R/W, 复位 0x0000.0000




寄存器 14: GPTM TimerB预分频 (GPTMTBPR) , 偏移量 0x03C

当工作在单次触发或周期模式时, 该寄存器允许软件扩充16位定时器的范围。

GPTM TimerB预分频 (GPTMTBPR)

偏移量 0x03C

类型 R/W, 复位 0x0000.0000




寄存器 15: GPTM TimerA预分频匹配 (GPTMTAPMR) , 偏移量 0x040

当工作在16位单次触发或周期模式时，该寄存器有效地将**GPTMTAMATCHR**的范围扩充到24位。

GPTM TimerA预分频匹配 (GPTMTAPMR)

偏移量 0x040

类型 R/W, 复位 0x0000.0000




寄存器 16: GPTM TimerB预分频匹配 (GPTMTBPMR) , 偏移量 0x044

当工作在16位单次触发或周期模式时，该寄存器有效地将**GPTMTBMATCHR**的范围扩充到24位。

GPTM TimerB预分频匹配 (GPTMTBPMR)

偏移量 0x044

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	TBPSMR	R/W	0x00	GPTM TimerB预分频匹配 该值与 GPTMTBMATCHR 一起使用，以便在使用预分频器的情况下检测定时器匹配事件。


寄存器 17: GPTM TimerA (GPTMTAR) , 偏移量 0x048

该寄存器显示了TimerA计数器的当前值，输入边沿计数模式的情况除外。在输入边沿计数模式中，该寄存器包含上一次边沿事件发生的时间。

GPTM TimerA (GPTMTAR)

偏移量 0x048

类型 RO, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)




位/域	名称	类型	复位	描述
31:16	TARH	RO	0xFFFF (32位模式) 0x0000 (16位模式)	GPTM TimerA寄存器高字节 如果GPTMCFG配置为32位模式，则对该位域执行读操作将获得TimerB的值。如果GPTMCFG配置为16位模式，则读操作返回0。
15:0	TARL	RO	0xFFFF	GPTM TimerA寄存器高字节 读取该位域将返回GPTM TimerA 计数寄存器的当前值，但输入边沿计数模式除外，在该模式中，读操作返回上一次边沿事件的时间戳(timestamp)。

寄存器 18: GPTM TimerB (GPTMTBR) , 偏移量 0x04C

该寄存器显示了TimerB计数器的当前值，输入边沿计数模式的情况除外。在输入边沿计数模式中，该寄存器包含上一次边沿事件发生的时间。

GPTM TimerB (GPTMTBR)

偏移量 0x04C
类型 RO, 复位 0x0000.FFFF



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:0	TBRL	RO	0xFFFF	GPTM TimerB 读取该位域将返回GPTM TimerB 计数寄存器的当前值，但输入边沿计数模式除外，在该模式中，读操作返回上一次边沿事件的时间戳 (timestamp)。

11 看门狗定时器


看门狗定时器在到达超时值时可能会产生不可屏蔽的中断 (NMI) 或复位。当系统由于软件错误而无法响应或外部器件不是以期望的方式响应时，使用看门狗定时器可重新获得控制权。

Stellaris® 看门狗定时器模块包括32位递减 (down) 计数器、可编程装载寄存器、中断产生逻辑、锁定寄存器以及用户使能的停止。

看门狗定时器可配置为在首次超时(time-out)时产生中断，并在再次超时的时候产生复位信号。一旦配置了看门狗定时器，就可以通过写锁定寄存器来防止定时器配置被意外更改。

11.1 结构图

图 11-1. WDT模块的结构图



11.2 功能描述

当32位计数器在使能后到达0状态时，看门狗定时器模块产生第一个超时信号；使能计数器的同时还使能看门狗定时器中断。在发生了第一个超时事件后，用看门狗定时器装载 (WDTLOAD) 寄存器的值重装32位计数器，并且定时器从该值恢复递减计数。一旦配置了看门狗定时器，看门狗定时器锁定 (WDTLOCK) 寄存器被写，以防止定时器配置通过软件意外更改。

在清除第一个超时中断之前，如果定时器的值再次递减为0，且复位信号已使能（通过看门狗复位使能功能），则看门狗定时器向系统提交其复位信号。如果中断在32位计数器到达其第二次超时之前被清零，则把WDTLOAD寄存器中的值载入32位计数器，并且从该值开始重新计数。

如果在看门狗定时器计数器正在计数时把新的值写入**WDTLOAD**，则计数器将装入新的值并继续计数。

写入**WDTLOAD**并不会不清除已经激活的中断。必须通过写看门狗中断清零 (**WDTICR**)寄存器来清除中断。

可根据需要使能或禁能看门狗模块中断和产生复位。当中断被重新使能的时候，会被预先载入到32位计数器中的是载入寄存器的值，而不是其最后的状态值。

11.3 初始化和配置

要使用WDT，必须把**RCGC0**寄存器的WDT位置位以使能其外部时钟。按照下列顺序 (**sequence**) 配置看门狗定时器：

1. 将所需的定时器值装入 **WDTLOAD** 寄存器。
2. 如果看门狗被配置为触发系统复位，则置位**WDTCTL**寄存器中的RESEN位。
3. 将**WDTCTL**寄存器中的INTEN位置位来使能看门狗并锁定控制寄存器。

如果软件需要锁定所有的看门狗寄存器，则写任意值到**WDTLOCK**寄存器便可以完全锁定看门狗定时器模块。若需要解锁看门狗定时器，则需写入0x1ACC.E551。

11.4 寄存器映射

表 11-1 在 224页列出了看门狗定时器。所列偏移量是寄存器相对于看门狗定时器基址0x4000.0000 的十六进制增量。

表 11-1. 看门狗定时器 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	WDTLOAD	R/W	0xFFFF.FFFF	看门狗装载	226
0x004	WDTVALUE	RO	0xFFFF.FFFF	看门狗值	227
0x008	WDTCTL	R/W	0x0000.0000	看门狗控制	228
0x00C	WDTICR	WO	-	看门狗中断清零	229
0x010	WDTRIS	RO	0x0000.0000	看门狗原始中断状态	230
0x014	WDTMIS	RO	0x0000.0000	看门狗屏蔽后的中断状态	231
0x418	WDTTEST	R/W	0x0000.0000	看门狗测试	232
0xC00	WDTLOCK	R/W	0x0000.0000	看门狗锁定	233
0xFD0	WDTPeriphID4	RO	0x0000.0000	看门狗外设标识 4	234
0xFD4	WDTPeriphID5	RO	0x0000.0000	看门狗外设标识 5	235
0xFD8	WDTPeriphID6	RO	0x0000.0000	看门狗外设标识 6	236
0xFDC	WDTPeriphID7	RO	0x0000.0000	看门狗外设标识 7	237
0xFE0	WDTPeriphID0	RO	0x0000.0005	看门狗外设标识0	238
0xFE4	WDTPeriphID1	RO	0x0000.0018	看门狗外设标识1	239
0xFE8	WDTPeriphID2	RO	0x0000.0018	看门狗外设标识2	240

偏移量	名称	类型	复位	描述	见页面
0xFEC	WDTPeriphID3	RO	0x0000.0001	看门狗外设标识3	241
0xFF0	WDTPCellID0	RO	0x0000.000D	看门狗PrimeCell标识 0	242
0xFF4	WDTPCellID1	RO	0x0000.00F0	看门狗PrimeCell标识1	243
0xFF8	WDTPCellID2	RO	0x0000.0005	看门狗PrimeCell标识2	244
0xFFC	WDTPCellID3	RO	0x0000.00B1	看门狗PrimeCell标识3	245

11.5 寄存器描述

下文将按地址偏移量的数字顺序列出WDT寄存器，并对它们进行描述。


寄存器 1: 看门狗装载 (WDTLOAD) , 偏移量 0x000

该寄存器存放的是供32位计数器使用的32位间隔值。在对该寄存器执行写操作时，这个值将被立即装载，而且计数器会从新的值重新开始递减计数。如果将0x0000.0000装载进WDTLOAD寄存器，则会立即产生中断。

看门狗装载 (WDTLOAD)

偏移量 0x000

类型 R/W, 复位 0xFFFF.FFFF



位/域	名称	类型	复位	描述
31:0	WDTLoad	R/W	0xFFFF.FFFF	看门狗装载值


寄存器 2: 看门狗值 (WDTVALUE) , 偏移量 0x004

该寄存器包含了定时器的当前计数值。

看门狗值 (WDTVALUE)

偏移量 0x004

类型 RO, 复位 0xFFFF.FFFF



位/域 名称 类型 复位 描述

31:0 WDTValue RO 0xFFFF.FFFF 看门狗值

32位递减计数器的当前值。

寄存器 3: 看门狗控制 (WDTCTL) , 偏移量 0x008


该寄存器是看门狗控制寄存器。可以将看门狗定时器配置为产生复位信号（在第二次超时时）或者是在超时的时候产生中断。

在看门狗中断已经被使能的情况下，之后写入控制寄存器的所有值都将被忽略。而硬件复位是重新使能写操作的唯一方法。

看门狗控制 (WDTCTL)

偏移量 0x008

类型 R/W, 复位 0x0000.0000




寄存器 4: 看门狗中断清零 (WDTICR) , 偏移量 0x00C

该寄存器是中断清零寄存器。向该寄存器写任意值将清除看门狗中断，并且将WDTLOAD寄存器所保存的计数值重新载入到32位计数器中。（该寄存器的）读取值或者复位后的值无法确定。

看门狗中断清零 (WDTICR)

偏移量 0x00C

类型 WO, 复位 -



位/域	名称	类型	复位	描述
31:0	WDTIntClr	WO	-	清除看门狗中断。


寄存器 5: 看门狗原始中断状态 (WDTRIS) , 偏移量 0x010

该寄存器是原始中断状态寄存器。如果控制器中断被屏蔽，则通过该寄存器可监控看门狗中断事件。

看门狗原始中断状态 (WDTRIS)

偏移量 0x010

类型 RO, 复位 0x0000.0000




寄存器 6: 看门狗屏蔽后的中断状态 (WDTMIS) , 偏移量 0x014

该寄存器是经过屏蔽后的中断状态寄存器。. 该寄存器的值是将原始中断位和看门狗中断使能位进行逻辑与运算(AND)的结果。

看门狗屏蔽后的中断状态 (WDTMIS)

偏移量 0x014

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
0	WDTMIS	RO	0	看门狗屏蔽后的中断状态 给出WDTINTR中断在屏蔽后的中断状态。

寄存器 7: 看门狗测试 (WDTTEST) , 偏移量 0x418

进行调试期间, 当微控制器使CPU的暂停 (Halt) 标志有效时的暂停操作 (stalling) 可由用户通过该寄存器来控制使能。

看门狗测试 (WDTTEST)

偏移量 0x418

类型 R/W, 复位 0x0000.0000




寄存器 8: 看门狗锁定 (WDTLOCK) , 偏移量 0xC00

向**WDTLOCK**寄存器写入 0x1ACC.E551允许对其它所有寄存器执行写操作。在**WDTLOCK**寄存器中写入其它任意值，寄存器再次不能对所有其它寄存器执行写操作。读取**WDTLOCK**寄存器时返回的是锁定的状态而不是被写入的32位值。因此，当写入访问被禁止时，读取**WDTLOCK**寄存器将返回0x0000.0001(这是在已锁定的情况下；否则，返回的值为0x0000.0000(未锁定))。

看门狗锁定 (WDTLOCK)

偏移量 0xC00

类型 R/W, 复位 0x0000.0000



写入值0x1ACC.E551 允许看门狗寄存器执行写操作。写入其它值则重新进行锁定，防止对任意寄存器进行更新。

读取该寄存器时返回以下值：

值 描述

0x0000.0001 锁定

0x0000.0000 未锁定


寄存器 9: 看门狗外设标识 4 (WDTPeriphID4) , 偏移量 0xFD0

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识 4 (WDTPeriphID4)

偏移量 0xFD0

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID4	RO	0x00	WDT 外设ID寄存器[7:0]


寄存器 10: 看门狗外设标识 5 (WDTPeriphID5) , 偏移量 0xFD4

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识 5 (WDTPeriphID5)

偏移量 0xFD4

类型 RO, 复位 0x0000.0000




寄存器 11: 看门狗外设标识 6 (WDTPeriphID6) , 偏移量 0xFD8

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识 6 (WDTPeriphID6)

偏移量 0xFD8

类型 RO, 复位 0x0000.0000




寄存器 12: 看门狗外设标识 7 (WDTPeriphID7) , 偏移量 0xFDC

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识 7 (WDTPeriphID7)

偏移量 0xFDC

类型 RO, 复位 0x0000.0000




寄存器 13: 看门狗外设标识0 (WDTPeriphID0) , 偏移量 0xFE0

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识0 (WDTPeriphID0)

偏移量 0xFE0

类型 RO, 复位 0x0000.0005




寄存器 14: 看门狗外设标识1 (WDTPeriphID1) , 偏移量 0xFE4

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识1 (WDTPeriphID1)

偏移量 0xFE4

类型 RO, 复位 0x0000.0018




寄存器 15: 看门狗外设标识2 (WDTPeriphID2) , 偏移量 0xFE8

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识2 (WDTPeriphID2)

偏移量 0xFE8

类型 RO, 复位 0x0000.0018




寄存器 16: 看门狗外设标识3 (WDTPeriphID3) , 偏移量 0xFEC

WDTPeriphIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗外设标识3 (WDTPeriphID3)

偏移量 0xFEC

类型 RO, 复位 0x0000.0001




寄存器 17: 看门狗PrimeCell标识 0 (WDTPCellID0) , 偏移量 0xFF0

WDTPCellIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗PrimeCell标识 0 (WDTPCellID0)

偏移量 0xFF0

类型 RO, 复位 0x0000.000D




寄存器 18: 看门狗PrimeCell标识1 (WDTPCellID1) , 偏移量 0xFF4

WDTPCellIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗PrimeCell标识1 (WDTPCellID1)

偏移量 0xFF4

类型 RO, 复位 0x0000.00F0




寄存器 19: 看门狗PrimeCell标识2 (WDTPCellID2) , 偏移量 0xFF8

WDTPCellIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗PrimeCell标识2 (WDTPCellID2)

偏移量 0xFF8

类型 RO, 复位 0x0000.0005




寄存器 20: 看门狗PrimeCell标识3 (WDTPCellID3) , 偏移量 0xFFC

WDTPCellIDn 寄存器为硬编码 (hard-coded) , 寄存器内的位域决定了复位值。

看门狗PrimeCell标识3 (WDTPCellID3)

偏移量 0xFFC
类型 RO, 复位 0x0000.00B1



12 模数转换器(ADC)

模数转换器 (ADC) 外设用于将连续的模拟电压转换成离散的数字量。


该Stellaris[®] ADC模块的转换分辨率为10位，并支持8个输入通道，以及一个内部温度传感器。ADC模块含有一个可编程的序列发生器，它可在无需控制器干涉的情况下对多个模拟输入源进行采样。每个采样序列均对完全可配置的输入源、触发事件、中断的产生和序列优先级提供灵活的编程。

该 Stellaris[®] ADC 提供下列的特性：

- 8个 模拟输入通道
- 单端和差分输入配置
- 内部温度传感器
- 1,000,000 次/秒的采样率
- 4个可编程的采样转换序列，入口长度1到8，每个序列均带有相应的转换结果FIFO
- 灵活的触发控制
 - 控制器（软件）
 - 定时器
 - 模拟比较器
 - GPIO
- 硬件可对多达64个采样值进行平均计算，以便提高精度

12.1 方框图

图 12-1. ADC模块框图



12.2 功能描述

该 Stellaris® ADC 通过使用一种基于序列的可编程方法来收集采样数据，取代了传统ADC模块使用的单次采样或双采样的方法。每个采样序列均为一系列程序化的连续（back-to-back）采样，使得 ADC 可以从多个输入源中收集数据，而无需控制器对它进行重新配置或处理。对采样序列内的每个采样进行编程，包括对某些参数进行编程，如输入源和输入模式（差分输入还是单端输入），采样结束时的中断产生，以及指示序列最后一个采样的指示符。

12.2.1 采样序列发生器

采样控制和数据捕获由采样序列发生器进行处理。所有序列发生器的实现方法都相同，不同的只是各自可以捕获的采样数目和FIFO深度。表 12-1 在 247 页给出了每个序列发生器可捕获的最大采样数及其相对应的FIFO深度。在本实现方案中，每个FIFO入口均为32位（1个字），低10位包含的是转换结果。

表 12-1. 序列发生器的采样数和FIFO深度

序列发生器	采样数	FIFO深度
SS3	1	1
SS2	4	4
SS1	4	4
SS0	8	8

对于一个指定的采样序列，每个采样均通过 ADC 采样序列输入多路复用器选择 (ADCSSMUXn) 寄存器的4个位和 ADC 采样序列控制 (ADCSSCTLn) 寄存器的4个位（半字节）进行定义，其中 "n" 对

应的是序列编号。该 **ADCSSMUXn** 的半字节用于选择输入管脚，而 **ADCSSCTLn** 半字节包含采样控制位，这些控制位分别与参数（例如温度传感器的选择，中断使能，序列末端和差分输入模式）对应。采样序列发生器可以通过置位 **ADC** 活动采样序列发生器 (**ADCACTSS**) 寄存器中相应的 **ASENn** 位进行使能，但也可以在使能之前进行配置。

当配置一个采样序列时，允许同一序列内的相同输入管脚有多种用法。在 **ADCSSCTLn** 寄存器中，任意采样组合的 **中断使能 (IE)** 位均可以置位，使得必要时可在每个序列采样结束后产生中断。同样地，**END** 位可以在采样序列的任何点 (**point**) 置位。例如，如果使用序列发生器0，那么可以在第5个采样相关的半字节内将 **END** 位置位，使得序列发生器0可以在第5个采样后结束采样序列。

在一个采样序列执行完后，可以从 **ADC** 采样序列结果 **FIFO (ADCSSFIFOOn)** 寄存器中检索结果数据。所有的 **FIFO** 均为简单的环形缓冲区，该缓冲区通过读取一个地址来“获取 (pop)”结果数据。为了实现软件调试，**FIFO** 头指针和尾指针的位置以及 **FULL** 和 **EMPTY** 状态标志都可以在 **ADC** 采样序列 **FIFO状态(ADCSSFSTATn)** 寄存器中看到。上溢和下溢条件可以使用 **ADCOSTAT** 和 **ADCUSTAT** 寄存器进行监控。

12.2.2 模块控制

在采样序列发生器的外面，控制逻辑的剩余部分负责如中断产生、序列优先级设置和触发配置等任务。

大多数的 **ADC** 控制逻辑都是在 14-18 MHz 的 **ADC** 时钟速率下运行。当选择了系统 XTAL 时，内部的 **ADC** 分频器通过硬件自动配置。自动时钟分频器的配置对所有 **Stellaris®** 器件均以 16.667 MHz 操作频率为目标。

12.2.2.1 中断

采样序列发生器虽然会对引起中断的事件进行检测，但它们不控制中断是否真正被发送到中断控制器。**ADC** 模块的中断信号由 **ADC** 中断屏蔽 (**ADCIM**) 寄存器的 **MASK** 位的状态来控制。中断状态可以在两个位置观察到：一个是 **ADC** 原始中断状态 (**ADCRIS**) 寄存器，它显示的是采样序列发生器的中断信号的原始状态，另一个是 **ADC** 中断状态和清除 (**ADCISC**) 寄存器，它显示的是 **ADCRIS** 寄存器的 **INR** 位和 **ADCIM** 寄存器的 **MASK** 位进行逻辑与所得的结果。通过向 **ADCISC** 对应的 **IN** 位写入 1 来清除中断。

12.2.2.2 优先级设置

当同时出现采样事件（触发）时，**ADC** 采样序列发生器优先级 (**ADCSSPRI**) 寄存器的值将为这些事件设置优先级，安排它们的处理顺序。优先级值的有效范围是 0 到 3，其中 0 代表优先级最高，而 3 代表优先级最低。优先级相同的多个活动采样序列发生器单元不会提供一致的结果，因此软件必须确保所有活动采样序列发生器单元的优先级是唯一的。

12.2.2.3 采样事件

每个采样序列发生器的采样触发在 **ADC** 事件多路复用器选择 (**ADCEMUX**) 寄存器中定义。外部的外设触发源随着 **Stellaris®** 家族成员的变化而改变，但所有器件都共用“控制器”和“一直 (Always)”触发器。软件可通过置位 **ADC** 处理器采样序列启动 (**ADCPSSI**) 寄存器的 **CH** 位来启动采样。

在使用“一直 (Always)”触发器时必须非常小心。如果一个序列的优先级太高，那么可能会忽略 (starve) 其它低优先级序列。

12.2.3 硬件采样平均电路

使用硬件平均电路可产生具有更高精度的结果，然而结果的改善是以吞吐量的减小为代价的。硬件平均电路可累积高达 64 个采样值并进行平均，从而在序列发生器 **FIFO** 中形成一个数据入口。吞吐量根据平均计算中的采样数而相应地减小。例如，如果将平均电路配置为对 16 个采样值进行平均，则吞吐量也减小了 16 因子 (factor)。

平均电路默认是关闭的，因此，转换器的所有数据直接传送到序列发生器FIFO中。进行平均计算的硬件由**ADC采样平均控制(ADCSAC)**寄存器进行控制。(见 263页)。ADC中只有一个平均电路，所有输入通道（不管是单端输入还是差分输入）都接收相同数量的平均值。

12.2.4 模数转换器

转换器本身会为所选模拟输入产生10位输出值。通过某些特定的模拟端口，输入的失真可以降到最低。

12.2.5 测试模式

ADC模块的测试模式是用户可用的测试模式，它允许在ADC模块的数字部分内执行回送操作。这在调试软件中非常有用，无需提供真实的模拟激励信号。该模式可用于**ADC测试模式回送(ADCTMLB)**寄存器。(见 276页)。


12.2.6 内部温度传感器

内部温度传感器提供了模拟温度读取操作和参考电压。输出终端SENKO的电压通过以下等式计算得到：

$$SENKO = 2.7 - ((T + 55) / 75)$$

这种关系在图 12-2 在 249页中表示出来。

图 12-2. 内部温度传感器特性



12.3 初始化和配置

为了使用ADC模块，必须使能PLL，同时使用所支持的晶振频率(见**RCC**寄存器)。使用不支持的频率可能会导致ADC模块的操作发生错误。

12.3.1 模块初始化

ADC模块的初始化过程很简单，只需几个步骤。主要的步骤包括使能ADC时钟和重新配置采样序列发生器的优先级(如有必要)。

ADC初始化的顺序如下：

1. 通过写0x0001.0000的值到**RCGC1**寄存器来使能ADC时钟(见 89页)。

2. 如果应用要求，那么在**ADCSSPRI**寄存器中重新配置采样序列发生器的优先级。默认配置是采样序列发生器0优先级最高，采样序列发生器3优先级最低。

12.3.2 采样序列发生器的配置

采样序列发生器的配置要稍微比模块初始化的过程复杂，因为每个采样序列是完全可编程的。

每个采样序列发生器的配置如下：

1. 确保采样序列发生器被禁能，这可以通过写0到**ADCACTSS**寄存器中对应的ASEN位来实现。采样序列发生器无需使能就可编程。如果在配置过程中发生触发事件，那么在编程期间禁能序列发生器就可以预防错误的执行操作。
2. 在**ADCEMUX**寄存器中为采样序列发生器配置触发事件。
3. 在**ADCSSMUXn**寄存器中为采样序列的每个采样配置相应的输入源。
4. 在**ADCSSCTLn**寄存器中为采样序列的每个采样配置采样控制位。当对最后半个字节进行编程时，确保END位已置位。END位置位失败会导致不可预测的行为。
5. 如果要使用中断，那么必须写1到**ADCIM**寄存器中相应的MASK位。
6. 通过写1到**ADCACTSS**寄存器中相应的ASEN位来使能采样序列发生器逻辑。

12.4 寄存器映射

表 12-2 在 250页ADC寄存器列表表中的偏移量是寄存器地址相对于0x4003.8000的ADC基址的十六进制增量。

表 12-2. ADC 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	ADCACTSS	R/W	0x0000.0000	ADC有效采样序列发生器	252
0x004	ADCRIS	RO	0x0000.0000	ADC原始中断状态	253
0x008	ADCIM	R/W	0x0000.0000	ADC中断屏蔽	254
0x00C	ADCISC	R/W1C	0x0000.0000	ADC中断状态和清零	255
0x010	ADCOSTAT	R/W1C	0x0000.0000	ADC上溢状态	256
0x014	ADCEMUX	R/W	0x0000.0000	ADC事件多路复用器选择	257
0x018	ADCUSTAT	R/W1C	0x0000.0000	ADC下溢状态	260
0x020	ADCSSPRI	R/W	0x0000.3210	ADC采样序列发生器优先级	261
0x028	ADCPSSI	WO	-	ADC处理器采样序列启动	262
0x030	ADCSAC	R/W	0x0000.0000	ADC采样平均控制	263
0x040	ADCSSMUX0	R/W	0x0000.0000	ADC采样序列输入多路复用器选择0	264
0x044	ADCSSCTL0	R/W	0x0000.0000	ADC采样序列控制0	266
0x048	ADCSSFIFO0	RO	0x0000.0000	ADC采样序列结果FIFO 0	269
0x04C	ADCSSFSTAT0	RO	0x0000.0100	ADC采样序列FIFO 0 状态	270
0x060	ADCSSMUX1	R/W	0x0000.0000	ADC 采样序列输入多路复用器选择1	271

偏移量	名称	类型	复位	描述	见页面
0x064	ADCSSCTL1	R/W	0x0000.0000	ADC 采样序列控制1	272
0x068	ADCSSFIFO1	RO	0x0000.0000	ADC采样序列结果FIFO 1	269
0x06C	ADCSSFSTAT1	RO	0x0000.0100	ADC采样序列FIFO 1状态	270
0x080	ADCSSMUX2	R/W	0x0000.0000	ADC 采样序列输入多路复用器选择2	271
0x084	ADCSSCTL2	R/W	0x0000.0000	ADC 采样序列控制2	272
0x088	ADCSSFIFO2	RO	0x0000.0000	ADC采样序列结果FIFO 2	269
0x08C	ADCSSFSTAT2	RO	0x0000.0100	ADC采样序列FIFO 2 状态	270
0x0A0	ADCSSMUX3	R/W	0x0000.0000	ADC采样序列输入多路复用器选择3	274
0x0A4	ADCSSCTL3	R/W	0x0000.0002	ADC采样序列控制3	275
0x0A8	ADCSSFIFO3	RO	0x0000.0000	ADC采样序列结果FIFO 3	269
0x0AC	ADCSSFSTAT3	RO	0x0000.0100	ADC 采样序列FIFO 3 状态	270
0x100	ADCTMLB	R/W	0x0000.0000	ADC测试模式回送	276

12.5 寄存器描述

下文将按照地址偏移量的数字顺序列出ADC寄存器，并对这些寄存器进行描述。


寄存器 1: ADC有效采样序列发生器 (ADCACTSS) , 偏移量 0x000

该寄存器控制采样序列发生器是否有效。每个采样序列发生器可以被单独地使能/禁能。

ADC有效采样序列发生器 (ADCACTSS)

偏移量 0x000

类型 R/W, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	ASEN3	R/W	0	ADC SS3 使能 确定采样序列发生器3是否被使能。如果置位，序列发生器3的采样序列逻辑有效。否则，序列发生器无效。
2	ASEN2	R/W	0	ADC SS2 使能 确定采样序列发生器2是否被使能。如果置位，序列发生器2的采样序列逻辑有效。否则，序列发生器无效。
1	ASEN1	R/W	0	ADC SS1 使能 确定采样序列发生器1是否被使能。如果置位，序列发生器1的采样序列逻辑有效。否则，序列发生器无效。
0	ASEN0	R/W	0	ADC SS0 使能 确定采样序列发生器0是否被使能。如果置位，序列发生器0的采样序列逻辑有效。否则，序列发生器无效。

寄存器 2: ADC原始中断状态 (ADCRIS) , 偏移量0x004

该寄存器说明每个采样序列发生器的原始中断信号的状态。软件可通过查询这些位来查找中断条件，而无需产生控制器中断。

ADC原始中断状态 (ADCRIS)

偏移量 0x004
类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	INR3	RO	0	SS3 原始中断状态 当某个采样其对应的ADCSSCTL3的IE位已经完成转换后，该位被硬件置位。该位通过写1到ADCISC的IN3位被清零。
2	INR2	RO	0	SS2 原始中断状态 当某个采样其对应的ADCSSCTL2的IE位已经完成转换后，该位被硬件置位。该位通过写1到ADCISC的IN2位来清零。
1	INR1	RO	0	SS1 原始中断状态 当某个采样其对应的ADCSSCTL1的IE位已经完成转换后，该位被硬件置位。该位通过写1到ADCISC的IN1位被清零。
0	INR0	RO	0	SS0 原始中断状态 当某个采样其对应的ADCSSCTL0的IE位已经完成转换后，该位被硬件置位。该位通过写1到ADCISC的IN0位被清零。


寄存器 3: ADC 中断屏蔽 (ADCIM) , 偏移量 0x008

该寄存器控制是否将采样序列发生器的原始中断信号提交给控制器中断。每个采样序列发生器的原始中断信号均可以单独被屏蔽。

ADC 中断屏蔽 (ADCIM)

偏移量 0x008

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	MASK3	R/W	0	SS3 中断屏蔽
				确定是否将采样序列发生器3的原始中断信号(ADCRIS 寄存器的INR3位)提交给控制器中断。如果置位，那么将原始中断信号提交给控制器中断。否则，不提交。
2	MASK2	R/W	0	SS2 中断屏蔽
				确定是否将采样序列发生器2的原始中断信号(ADCRIS 寄存器的INR2位)提交给控制器中断。如果置位，那么将原始中断信号提交给控制器中断。否则，不提交。
1	MASK1	R/W	0	SS1 中断屏蔽
				确定是否将采样序列发生器1的原始中断信号(ADCRIS 寄存器的INR1位)提交给控制器中断。如果置位，那么将原始中断信号提交给控制器中断。否则，不提交。
0	MASK0	R/W	0	SS0 中断屏蔽
				确定是否将采样序列发生器0的原始中断信号(ADCRIS 寄存器的INR0位)提交给控制器中断。如果置位，那么将原始中断信号提交给控制器中断。否则，不提交。


寄存器 4: ADC中断状态和清零 (ADCISC) , 偏移量0x00C

该寄存器提供清除中断条件的机制，并显示由采样序列发生器产生的控制器中断的状态。当读取该寄存器时，每个位的值均表示各自的INR和MASK位进行逻辑与的结果。通过写1到相应的位来清除中断。如果软件查询**ADCRIS**，而不是产生中断，那么即使IN位没有置位，INR位仍可通过**ADCISC**寄存器清零。

ADC中断状态和清零 (ADCISC)

偏移量 0x00C

类型 R/W1C, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	IN3	R/W1C	0	SS3 中断状态和清零 当MASK3和INR3位都为1时，该位被硬件置位，向控制器提供一个基于电平(level-based)的中断。该中断可通过写1来清除，且同时清零INR3位。
2	IN2	R/W1C	0	SS2 中断状态和清零 当MASK2和INR2位都为1时，该位被硬件置位，向控制器提供一个基于电平(level-based)的中断。该中断可通过写1来清除，且同时清零INR2位。
1	IN1	R/W1C	0	SS1 中断状态和清零 当MASK1和INR1位都为1时，该位被硬件置位，向控制器提供一个基于电平(level-based)的中断。该中断可通过写1来清除，且同时清零INR1位。
0	IN0	R/W1C	0	SS0 中断状态和清除 当MASK0和INR0位都为1时，该位被硬件置位，向控制器提供一个基于电平(level-based)的中断。该中断可通过写1来清除，且同时清零INR0位。


寄存器 5: ADC上溢状态 (ADCOSTAT) , 偏移量 0x010

该寄存器指示采样序列发生器FIFO中的上溢条件。上溢条件一旦被软件处理后，就可以通过写1到相应的位来清除。

ADC上溢状态 (ADCOSTAT)

偏移量 0x010

类型 R/W1C, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	OV3	R/W1C	0	SS3 FIFO 上溢 该位确定采样序列发生器3的FIFO是否出现上溢条件 (FIFO满且要求写操作)。当检测到溢出时，取消最近的写操作，且该位被硬件置位以指示发生丢弃数据。该位通过写1清零。
2	OV2	R/W1C	0	SS2 FIFO 上溢 该位确定采样序列发生器2的FIFO是否出现上溢条件 (FIFO满且要求写操作)。当检测到溢出时，取消最近的写操作，且该位被硬件置位以指示发生丢弃数据。该位通过写1清零。
1	OV1	R/W1C	0	SS1 FIFO 上溢 该位确定采样序列发生器1的FIFO是否出现上溢条件 (FIFO满且要求写操作)。当检测到溢出时，取消最近的写操作，且该位被硬件置位以指示发生丢弃数据。该位通过写1清零。
0	OV0	R/W1C	0	SS0 FIFO 上溢 该位确定采样序列发生器0的FIFO是否出现溢出条件 (FIFO满且要求写操作)。当检测到溢出时，取消最近的写操作，且该位被硬件置位以指示发生丢弃数据。该位通过写1清零。


寄存器 6: ADC事件多路复用器选择 (ADCEMUX) , 偏移量 0x014

ADCEMUX为每个采样序列发生器选择用来启动采样的事件（触发器）。每个采样序列发生器均可使用唯一的触发源进行配置。

ADC事件多路复用器选择 (ADCEMUX)

偏移量 0x014

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:16	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:12	EM3	R/W	0x00	SS3 触发选择 该字段选择采样序列发生器3的触发源。 该字段的有效配置为：

值	事件
0x0	控制器（默认）
0x1	模拟比较器0
0x2	模拟比较器1
0x3	模拟比较器2
0x4	外部 (GPIO PB4)
0x5	定时器
0x6	保留
0x7	保留
0x8	保留
0x9-0xE	保留
0xF	一直（连续采样）

位/域	名称	类型	复位	描述
11:8	EM2	R/W	0x00	SS2 触发选择 该字段选择采样序列发生器2的触发源。 该字段的有效配置为:
				值 事件
			0x0	控制器 (默认)
			0x1	模拟比较器0
			0x2	模拟比较器1
			0x3	模拟比较器2
			0x4	外部 (GPIO PB4)
			0x5	定时器
			0x6	保留
			0x7	保留
			0x8	保留
			0x9-0xE	保留
			0xF	一直 (连续采样)
7:4	EM1	R/W	0x00	SS1 触发选择 该字段选择采样序列发生器1的触发源。 该字段的有效配置为:
				值 事件
			0x0	控制器 (默认)
			0x1	模拟比较器0
			0x2	模拟比较器1
			0x3	模拟比较器2
			0x4	外部 (GPIO PB4)
			0x5	定时器
			0x6	保留
			0x7	保留
			0x8	保留
			0x9-0xE	保留
			0xF	一直 (连续采样)

位/域	名称	类型	复位	描述																								
3:0	EM0	R/W	0x00	SS0 触发选择 该字段选择采样序列发生器0的触发源。 该字段的有效配置为： <table><thead><tr><th>值</th><th>事件</th></tr></thead><tbody><tr><td>0x0</td><td>控制器（默认）</td></tr><tr><td>0x1</td><td>模拟比较器0</td></tr><tr><td>0x2</td><td>模拟比较器1</td></tr><tr><td>0x3</td><td>模拟比较器2</td></tr><tr><td>0x4</td><td>外部 (GPIO PB4)</td></tr><tr><td>0x5</td><td>定时器</td></tr><tr><td>0x6</td><td>保留</td></tr><tr><td>0x7</td><td>保留</td></tr><tr><td>0x8</td><td>保留</td></tr><tr><td>0x9-0xE</td><td>保留</td></tr><tr><td>0xF</td><td>一直 (连续采样)</td></tr></tbody></table>	值	事件	0x0	控制器（默认）	0x1	模拟比较器0	0x2	模拟比较器1	0x3	模拟比较器2	0x4	外部 (GPIO PB4)	0x5	定时器	0x6	保留	0x7	保留	0x8	保留	0x9-0xE	保留	0xF	一直 (连续采样)
值	事件																											
0x0	控制器（默认）																											
0x1	模拟比较器0																											
0x2	模拟比较器1																											
0x3	模拟比较器2																											
0x4	外部 (GPIO PB4)																											
0x5	定时器																											
0x6	保留																											
0x7	保留																											
0x8	保留																											
0x9-0xE	保留																											
0xF	一直 (连续采样)																											


寄存器 7: ADC下溢状态 (ADCUSTAT) , 偏移量0x018

该寄存器指示采样序列发生器FIFO中的下溢条件。相应的下溢条件可通过写1到相关的位来清除。

ADC下溢状态 (ADCUSTAT)

偏移量 0x018

类型 R/W1C, 复位 0x0000.0000




寄存器 8: ADC采样序列发生器优先级 (ADCSSPRI) , 偏移量 0x020

该寄存器设置每个采样序列发生器的优先级。复位后，序列发生器0优先级最高，采样序列发生器3优先级最低。当重新配置序列优先级时，每个序列的优先级必须只有一个，否则ADC的操作会不一致。

ADC采样序列发生器优先级 (ADCSSPRI)

偏移量 0x020

类型 R/W, 复位 0x0000.3210



位/域	名称	类型	复位	描述
31:14	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
13:12	SS3	R/W	0x3	SS3 优先级 SS3字段包含确定采样序列发生器3的优先级编码的二进制编码值。优先级编码0的优先级最高，3最低。分配给序列发生器的优先级必须被唯一地映射。如果两个或两个以上的字段相等，那么ADC的操作将不一致。
11:10	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
9:8	SS2	R/W	0x2	SS2 优先级 该SS2字段包含确定采样序列发生器2的优先级编码的二进制编码值。
7:6	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
5:4	SS1	R/W	0x1	SS1 优先级 该SS1字段包含确定采样序列发生器1的优先级编码的二进制编码值。
3:2	保留	RO	0x0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
1:0	SS0	R/W	0x0	SS0 优先级 该SS0字段包含确定采样序列发生器0的优先级编码的二进制编码值。


寄存器 9: ADC处理器采样序列启动 (ADCPSSI) , 偏移量 0x028

该寄存器为应用软件提供了一种机制，以便在采样序列发生器中启动采样。采样序列发生器可以单独启动，也可以组合启动。当多个序列同时触发时，**ADCSSPRI**中的优先级编码指示执行顺序。

ADC处理器采样序列启动 (ADCPSSI)

偏移量 0x028

类型 WO, 复位 -



位/域	名称	类型	复位	描述
31:4	保留	WO	-	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	SS3	WO	-	SS3 启动 只有软件执行的写操作才有效；读取该寄存器将返回无意义的数据。当通过软件置位时，采样在采样序列发生器3被触发，假定序列发生器在 ADCACTSS 寄存器中被使能。
2	SS2	WO	-	SS2 启动 只有软件执行的写操作才有效；读取该寄存器将返回无意义的数据。当通过软件置位时，采样在采样序列发生器2被触发，假定序列发生器在 ADCACTSS 寄存器中被使能。
1	SS1	WO	-	SS1 启动 只有软件执行的写操作才有效；读取该寄存器将返回无意义的数据。当通过软件置位时，采样在采样序列发生器1被触发，假定序列发生器在 ADCACTSS 寄存器中被使能。
0	SS0	WO	-	SS0 启动 只有软件执行的写操作才有效；读取该寄存器将返回无意义的数据。当通过软件置位时，采样在采样序列发生器0被触发，假定序列发生器在 ADCACTSS 寄存器中被使能。


寄存器 10: ADC采样平均控制 (ADCSAC) , 偏移量0x030

该寄存器控制硬件进行平均计算得到的转换结果的采样数。存储在FIFO中的最终转换结果是以指定的ADC速率通过 2^{AVG} 连续的ADC采样进行平均计算而得到的。如果AVG为0, 那么采样直接通过, 而无需进行平均计算。如果AVG为6, 那么在对64个连续的ADC采样进行平均计算后, 会在序列发生器FIFO中得到一个结果。AVG = 7会返回不可预测的结果。

ADC采样平均控制 (ADCSAC)

偏移量 0x030

类型 R/W, 复位 0x0000.0000



寄存器 11: ADC采样序列输入多路复用器选择0 (ADCSSMUX0) , 偏移量 **0x040**
该寄存器为采样序列发生器0所执行序列的每个采样定义模拟输入配置。
该寄存器为32位宽，并且包含8个可能采样的信息。

ADC采样序列输入多路复用器选择0 (ADCSSMUX0)偏移量 **0x040**

类型 R/W, 复位 0x0000.0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
类型	保留		MUX7		保留		MUX6		保留		MUX5		保留		MUX4	
复位	RO 0	R/W 0	R/W 0	R/W 0												
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
类型	保留		MUX3		保留		MUX2		保留		MUX1		保留		MUX0	
复位	RO 0	R/W 0	R/W 0	R/W 0												

位/域	名称	类型	复位	描述
31	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
30:28	MUX7	R/W	0	第8个采样输入选择 该MUX7字段在采样序列发生器所执行序列的第8个采样中使用。它确定在进行模数转换时采样哪个模拟输入。此处设置的值指示对应的管脚，例如，1的值表示输入为ADC1。
27	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
26:24	MUX6	R/W	0	第7个采样输入选择 该MUX6字段在采样序列发生器所执行序列的第7个采样中使用并确定在进行模数转换时采样哪个模拟输入。
23	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
22:20	MUX5	R/W	0	第6个采样输入选择 该MUX5字段在采样序列发生器所执行序列的第6个采样中使用并确定在进行模数转换时采样哪个模拟输入。
19	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
18:16	MUX4	R/W	0	第5个采样输入选择 该MUX4字段在采样序列发生器所执行序列的第5个采样中使用并确定在进行模数转换时采样哪个模拟输入。
15	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
14:12	MUX3	R/W	0	第4个采样输入选择 该MUX3字段在采样序列发生器所执行序列的第4个采样中使用并确定在进行模数转换时采样哪个模拟输入。

位/域	名称	类型	复位	描述
11	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
10:8	MUX2	R/W	0	第3个采样输入选择 该MUX2字段在采样序列发生器所执行序列的第3个采样中使用并确定在进行模数转换时采样哪个模拟输入。
7	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
6:4	MUX1	R/W	0	第2个采样输入选择 该MUX1字段在采样序列发生器所执行序列的第2个采样中使用并确定在进行模数转换时采样哪个模拟输入。
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2:0	MUX0	R/W	0	第1个采样输入选择 该MUX0字段在采样序列发生器所执行序列的第1个采样中使用并确定在进行模数转换时采样哪个模拟输入。

寄存器 12: ADC采样序列控制0 (ADCSSCTL0) , 偏移量 0x044

该寄存器包含采样序列发生器0所执行序列的每个采样的配置信息。在对采样序列进行配置时, END位必须在某些点 (point) 置位, 不管它是在第一个采样之后, 还是在最后一个采样后, 或者是在任意中间的采样之后。

该寄存器为32位宽, 并且包含8个可能采样的信息。

ADC采样序列控制0 (ADCSSCTL0)

偏移量 0x044

类型 R/W, 复位 0x0000.0000

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
类型	TS7	IE7	END7	D7	TS6	IE6	END6	D6	TS5	IE5	END5	D5	TS4	IE4	END4	D4
复位	R/W 0															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
类型	TS3	IE3	END3	D3	TS2	IE2	END2	D2	TS1	IE1	END1	D1	TS0	IE0	END0	D0
复位	R/W 0															

位/域	名称	类型	复位	描述
31	TS7	R/W	0	第8个采样温度传感器选择 TS7位在采样序列的第8个采样中使用, 并指定采样的输入源。如果置位, 则读取温度传感器。否则, 读取由ADCSSMUX寄存器指定的输入管脚。
30	IE7	R/W	0	第8个采样中断使能 IE7位在采样序列的第8个采样中使用, 并确定原始中断信号(INR0位)是否在采样转换结束时生效。如果ADCIM寄存器中的MASK0位置位, 那么中断提交给控制器级别(controller-level)中断。当该位置位时, 原始中断有效, 否则无效。允许一个序列内多个采样产生中断。
29	END7	R/W	0	第8个采样序列结束 END7位指示这是序列的最后一个采样。可以在任意的采样位置结束序列。当一个采样紧跟在包含固定END的采样之后被定义, 那么它不会被请求转换, 即使该字段可能为非零。要求软件在序列内的某处写END位。(序列中仅含一个采样的采样序列发生器3被硬连线, 以便将END0位置位。) 该位置位表示这个采样是序列的最后一个采样。
28	D7	R/W	0	第8个采样差分输入选择 D7位表示模拟输入将被差分采样。相应的ADCSSMUXx半字节必须被成对地设置, 其中, 成对的输入为“2i和2i+1”。温度传感器没有差分选项。置位时, 模拟输入各自采样。
27	TS6	R/W	0	第7个采样温度传感器选择 定义和TS7一样, 但在第7个采样中使用。
26	IE6	R/W	0	第7个采样中断使能 定义和IE7一样, 但在第7个采样中使用。
25	END6	R/W	0	第7个采样序列结束 定义和END7一样, 但在第7个采样中使用。

位/域	名称	类型	复位	描述
24	D6	R/W	0	第7个采样差分输入选择 定义和D7一样，但在第7个采样中使用。
23	TS5	R/W	0	第6个采样温度传感器选择 定义和TS7一样，但在第6个采样中使用。
22	IE5	R/W	0	第6个采样中断使能 定义和IE7一样，但在第6个采样中使用。
21	END5	R/W	0	第6个采样序列结束 定义和END7一样，但在第6个采样中使用。
20	D5	R/W	0	第6个采样差分输入选择 定义和D7一样，但在第6个采样中使用。
19	TS4	R/W	0	第5个采样温度传感器选择 定义和TS7一样，但在第5个采样中使用。
18	IE4	R/W	0	第5个采样中断使能 定义和IE7一样，但在第5个采样中使用。
17	END4	R/W	0	第5个采样序列结束 定义和END7一样，但在第5个采样中使用。
16	D4	R/W	0	第5个采样差分输入选择 定义和D7一样，但在第5个采样中使用。
15	TS3	R/W	0	第4个采样温度传感器选择 定义和TS7一样，但在第4个采样中使用。
14	IE3	R/W	0	第4个采样中断使能 定义和IE7一样，但在第4个采样中使用。
13	END3	R/W	0	第4个采样序列结束 定义和END7一样，但在第4个采样中使用。
12	D3	R/W	0	第4个采样差分输入选择 定义和D7一样，但在第4个采样中使用。
11	TS2	R/W	0	第3个采样温度传感器选择 定义和TS7一样，但在第3个采样中使用。
10	IE2	R/W	0	第3个采样中断使能 定义和IE7一样，但在第3个采样中使用。
9	END2	R/W	0	第3个采样序列结束 定义和END7一样，但在第3个采样中使用。

位/域	名称	类型	复位	描述
8	D2	R/W	0	第3个采样差分输入选择 定义和D7一样，但在第3个采样中使用。
7	TS1	R/W	0	第2个采样温度传感器选择 定义和TS7一样，但在第2个采样中使用。
6	IE1	R/W	0	第2个采样中断使能 定义和IE7一样，但在第2个采样中使用。
5	END1	R/W	0	第2个采样序列结束 定义和END7一样，但在第2个采样中使用。
4	D1	R/W	0	第2个采样差分输入选择 定义和D7一样，但在第2个采样中使用。
3	TS0	R/W	0	第1个采样温度传感器选择 定义和TS7一样，但在第1个采样中使用。
2	IE0	R/W	0	第1个采样中断使能 定义和IE7一样，但在第1个采样中使用。
1	END0	R/W	0	第1个采样序列结束 定义和END7一样，但在第1个采样中使用。 由于该序列发生器只有一个入口，因此该位必须被置位。
0	D0	R/W	0	第1个采样差分输入选择 定义和D7一样，但在第1个采样中使用。

寄存器 13: ADC采样序列结果FIFO 0 (ADCSS FIFO0) , 偏移量0x048

寄存器 14: ADC采样序列结果FIFO 1 (ADCSS FIFO1) , 偏移量0x068

寄存器 15: ADC采样序列结果FIFO 2 (ADCSS FIFO2) , 偏移量0x088


寄存器 16: ADC采样序列结果FIFO 3 (ADCSS FIFO3) , 偏移量0x0A8

该寄存器包含采样序列发生器收集的采样的转换结果 (ADCSS FIFO0寄存器用作采样序列发生器0, ADCSS FIFO1 用作采样序列发生器1, ADCSS FIFO2 用作采样序列发生器2, 以及ADCSS FIFO3 用作采样序列发生器3)。读取该寄存器时, 将按照采样0、采样1, ...的顺序返回转换结果数据, 直至 FIFO为空。如果FIFO没有通过软件适当处理, 则上溢和下溢条件在ADCOSTAT和ADCUSTAT寄存器中记录。

ADC采样序列结果FIFO 0 (ADCSS FIFO0)

偏移量 0x048

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:10	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读—修改—写操作过程中应当保持不变。
9:0	DATA	RO	0x00	转换结果数据

寄存器 17: ADC采样序列FIFO 0 状态 (ADCSSFSTAT0) , 偏移量0x04C

寄存器 18: ADC采样序列FIFO 1状态 (ADCSSFSTAT1) , 偏移量0x06C

寄存器 19: ADC采样序列FIFO 2 状态 (ADCSSFSTAT2) , 偏移量0x08C


寄存器 20: ADC 采样序列FIFO 3 状态 (ADCSSFSTAT3) , 偏移量0x0AC

该寄存器为采样序列发生器提供一个窗口，包括满/空状态信息以及头指针和尾指针的位置。复位值0x100表示FIFO为空。**ADCSSFSTAT0**寄存器提供FIFO的状态，**ADCSSFSTAT1**提供FIFO1的状态，**ADCSSFSTAT2**提供FIFO2的状态，以及**ADCSSFSTAT3**提供FIFO3的状态。

ADC采样序列FIFO 0 状态 (ADCSSFSTAT0)

偏移量 0x04C

类型 RO, 复位 0x0000.0100



寄存器 21: ADC 采样序列输入多路复用器选择1 (ADCSSMUX1) , 偏移量**0x060**


寄存器 22: ADC 采样序列输入多路复用器选择2 (ADCSSMUX2) , 偏移量**0x080**

该寄存器在序列中定义了每个采样的模拟输入配置，使用采样序列发生器1或2来执行。这些寄存器为16位宽，并包含4种可能采样的信息。详细的位描述请见在 264页上的**ADCSSMUX0**寄存器。

ADC 采样序列输入多路复用器选择1 (ADCSSMUX1)

偏移量 **0x060**

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:15	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
14:12	MUX3	R/W	0	第4个采样输入选择
11	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
10:8	MUX2	R/W	0	第3个采样输入选择
7	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
6:4	MUX1	R/W	0	第2个采样输入选择
3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2:0	MUX0	R/W	0	第1个采样输入选择

寄存器 23: ADC 采样序列控制1 (ADCSSCTL1) , 偏移量0x064**寄存器 24: ADC 采样序列控制2 (ADCSSCTL2) , 偏移量0x084**

这些寄存器包含在序列中每个采样的配置信息，使用采样序列发生器1或2来执行。在对采样序列进行配置时，END位必须在某些点（point）置位，不管它是在第一个采样之后，还是在最后一个采样后，或者是在任意中间的采样之后。该寄存器为16位宽，并且包含4个可能采样的信息。详细的位描述请见在 266页上的**ADCSSCTL0**寄存器。

ADC 采样序列控制1 (ADCSSCTL1)

偏移量 0x064

类型 RO, 复位 0x0000.0000

保留																
类型	RO	RO	RO	RO												
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	TS3	IE3	END3	D3	TS2	IE2	END2	D2	TS1	IE1	END1	D1	TS0	IE0	END0	D0
类型	R/W	R/W	R/W	R/W												
复位	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位/域	名称	类型	复位	描述
31:16	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读–修改–写操作过程中应当保持不变。
15	TS3	R/W	0	第4个采样温度传感器选择 定义和TS7一样，但在第4个采样中使用。
14	IE3	R/W	0	第4个采样中断使能 定义和IE7一样，但在第4个采样中使用。
13	END3	R/W	0	第4个采样序列结束 定义和END7一样，但在第4个采样中使用。
12	D3	R/W	0	第4个采样差分输入选择 定义和D7一样，但在第4个采样中使用。
11	TS2	R/W	0	第3个采样温度传感器选择 定义和TS7一样，但在第3个采样中使用。
10	IE2	R/W	0	第3个采样中断使能 定义和IE7一样，但在第3个采样中使用。
9	END2	R/W	0	第3个采样序列结束 定义和END7一样，但在第3个采样中使用。
8	D2	R/W	0	第3个采样差分输入选择 定义和D7一样，但在第3个采样中使用。
7	TS1	R/W	0	第2个采样温度传感器选择 定义和TS7一样，但在第2个采样中使用。

位/域	名称	类型	复位	描述
6	IE1	R/W	0	第2个采样中断使能 定义和IE7一样，但在第2个采样中使用。
5	END1	R/W	0	第2个采样序列结束 定义和END7一样，但在第2个采样中使用。
4	D1	R/W	0	第2个采样差分输入选择 定义和D7一样，但在第2个采样中使用。
3	TS0	R/W	0	第1个采样温度传感器选择 定义和TS7一样，但在第1个采样中使用。
2	IE0	R/W	0	第1个采样中断使能 定义和IE7一样，但在第1个采样中使用。
1	END0	R/W	0	第1个采样序列结束 定义和END7一样，但在第1个采样中使用。 由于该序列发生器只有一个入口，因此该位必须被置位。
0	D0	R/W	0	第1个采样差分输入选择 定义和D7一样，但在第1个采样中使用。


寄存器 25: ADC采样序列输入多路复用器选择3 (ADCSSMUX3) , 偏移量 0x0A0

该寄存器为采样序列发生器3所执行序列的每个采样定义模拟输入配置。该寄存器为4位宽，并且包含1个可能采样的信息。详细的位描述请见在 264页上的**ADCSSMUX0**寄存器。

ADC采样序列输入多路复用器选择3 (ADCSSMUX3)

偏移量 0x0A0

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:3	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2:0	MUX0	R/W	0	第1个采样输入选择


寄存器 26: ADC采样序列控制3 (ADCSSCTL3) , 偏移量 0x0A4

该寄存器包含采样序列发生器3所执行序列的每个采样的配置信息。由于该序列发生器中只有一个采样，因此END位总是置位。该寄存器为4位宽，并且包含1个可能采样的信息。详细的位描述请见在 266页上的**ADCSSCTL0**寄存器。

ADC采样序列控制3 (ADCSSCTL3)

偏移量 0x0A4

类型 R/W, 复位 0x0000.0002



寄存器 27: ADC测试模式回送 (ADCTMLB) , 偏移量 0x100


该寄存器在ADC的数字逻辑内提供回送操作，这在调试软件中非常有用，因为无需提供真实的模拟刺激信号源(analog stimulus)。通过写0x0000.0001的值到该寄存器来进入这个测试模式。当在回送模式下从FIFO中读取数据时，返回的是该寄存器的只读部分。

只读寄存器

ADC测试模式回送 (ADCTMLB)

偏移量 0x100

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:10	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
9:6	CNT	RO	0x0	连续采样计数器 连续采样计数器初始化为0，并对每个采样进行计数。这有助于为接收数据提供一个唯一的值。
5	CONT	RO	0	连续采样指示 置位时，表示这是一个连续的采样。例如，如果两个序列发生器将要连续(back-to-back)运行，那么就表示控制器将以全速保持连续采样。
4	DIFF	RO	0	差分采样指示 置位时，表示这是一个差分采样。
3	TS	RO	0	温度传感器采样指示 置位时，表示这是一个温度传感器采样。
2:0	MUX	RO	0x0	模拟输入指示 表明哪个模拟输入被采样。

只写寄存器

ADC测试模式回送 (ADCTMLB)

偏移量 0x100

类型 WO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
0	LB	WO	0	回送模式使能 置位时，在数字块中强制执行回送，以提供有关输入的信息和唯一的编号。 10位回送数据的定义如上“只读寄存器的位9:0”所示。

13 通用异步收发器 (UART)


Stellaris® 通用异步收发器 (UART) 具有完全可编程、16C550型串行接口的特性。LM3S1138控制器带有 3个 UART模块。

每个 UART 具有以下特性：

- 独立的发送FIFO和接收FIFO
- FIFO长度可编程，包括提供传统双缓冲接口的1字节深的操作
- FIFO触发深度可为：1/8、1/4、1/2、3/4或 7/8
- 可编程的波特率发生器允许速率高达3.125 Mbps
- 标准的异步通信位：起始位、停止位和奇偶校验位（parity）
- 检测错误的起始位
- 线中止（Line-break）的产生和检测
- 完全可编程的串行接口特性：
 - 5、6、7或 8 个数据位
 - 偶校验、奇校验、粘着或无奇偶校验位的产生/检测
 - 产生1或2个停止位
- IrDA 串行红外 (SIR) 编码器/解码器具有以下特性：
 - 用户可以根据需要对 IrDA串行红外 (SIR) 或 UART 输入/输出端进行编程
 - IrDA SIR 编码器/解码器功能模块在半双工时其数据速率可高达115.2 Kbps
 - 位持续时间 (bit duration) 为3/16 (正常) 和1.41-2.23 μs (低功耗)
 - 可编程的内部时钟发生器，允许对参考时钟进行1到256分频以得到低功耗模式的位持续时间。

13.1 结构图

图 13-1. UART模块的结构图



13.2 功能描述

每个 Stellaris® UART 可执行“并—串”和“串—并”转换功能。其功能与16C550 UART类似，但两者的寄存器不兼容。

用户可通过**UART控制 (UARTCTL)** 寄存器(见 295页)的TXE位和RXE 位将UART配置成发送和/或接收。复位完成后，发送和接收都是使能的。在对任一控制寄存器编程之前，必须将UART禁能，这可以通过将**UARTCTL**寄存器的UARTEN位清零来实现。如果UART在TX或RX操作过程中被禁能，则当前的处理会在UART停止前完成。


UART外设还包含一个串行红外 (SIR) 编码器/解码器模块，这个模块可以通过与一个红外收发器连接来实现IrDA SIR物理层规范。通过**UARTCTL**寄存器对SIR功能进行编程。

13.2.1 发送/接收逻辑

发送逻辑对从发送FIFO读取的数据执行“并—串”转换。控制逻辑会以起始位为开始输出串行位流，然后根据控制寄存器中已编程的配置，紧接着输出数据位（最低位先输出）、奇偶校验位和停止位。详见 图 13-2 在 280页。

在检测到一个有效的起始位脉冲后，接收逻辑会对接收到的位流执行“串—并”转换。此外还会对溢出错误、奇偶校验错误、帧错误和线中止 (line-break) 错误进行检测，并将检测到的状态附加到被写入接收FIFO的数据中。

图 13-2. UART字符帧



13.2.2 波特率的产生

波特率除数 (divisor) 是一个22位数，它由16位整数和6位小数组成。波特率发生器使用这两个值组成的数字来决定位周期。通过小数波特率除法器，UART可以产生所有标准的波特率。

16-位整数通过UART整数波特率除数 (UARTIBRD) 寄存器(见 291页)进行加载，而6-位小数则通过UART小数波特率除数 (UARTFBRD) 寄存器(见 292页)进行加载。波特率除数 (BRD) 和系统时钟具有以下关系 (其中 $BRDI$ 是BRD的整数部分， $BRDF$ 是小数部分，之间用一个小数位隔开):

$$BRD = BRDI + BRDF = SysClk / (16 * \text{波特率})$$

以下等式是6位小数 (被加载到UARTFBRD寄存器中的 DIVFRAC 位域) 的计算方法，即——波特率除数的小数部分乘以64，然后为了消除四舍五入误差再加上0.5。

$$\text{UARTFBRD}[\text{DIVFRAC}] = \text{integer}(BRDF * 64 + 0.5)$$

UART产生一个16倍于波特率的内部波特率参考时钟 (称作Baud16)。这个参考时钟经过16分频后便可产生发送时钟，它还可以在接收操作过程中用作错误检测。

UARTIBRD和**UARTFBRD**寄存器连同**UART**线控,高字节 (**UARTLCRH**) 寄存器(见 293页)一起共同组成一个内部30位寄存器。这个内部寄存器仅在对**UARTLCRH**进行写操作时才会更新，所以为了使修改波特率除数生效，后面必须紧跟一个写**UARTLCRH**寄存器操作。

有四种序列可以用来更新波特率寄存器：

- 写入**UARTIBRD**，然后写入**UARTFBRD**，最后写入 **UARTLCRH**
- 写入**UARTFBRD**，然后写入**UARTIBRD**，最后写入**UARTLCRH**
- 写入**UARTIBRD**，然后写入**UARTLCRH**
- 写入**UARTFBRD**，然后写入**UARTLCRH**

13.2.3 数据发送

尽管接收FIFO每个字符还包含4个额外的状态信息位，但是接收或发送的数据都存放在2个16-字节 FIFO中。发送时，数据被写入发送FIFO。如果UART被使能，它会让数据帧按照**UARTLCRH**寄存器中设置的参数开始发送。然后就一直发送数据，直至发送FIFO中没有数据剩下为止。当数据被写入FIFO后 (即，如果FIFO未空)，**UART**标志 (**UARTFR**)寄存器(见 289页)中的BUSY位就会生效，并且在发送数据期间一直保持有效。BUSY位仅在发送FIFO为空，且最后一个字符、包括停止位在内也已经从移位寄存器中发出时，才会变无效。即使UART不再使能，它也可以指示出UART是否处于忙(busy)状态。

在接收器空闲（**UnRx**连续为1）且数据输入变为“低电平”（收到起始位）时，接收计数器开始运行，并且数据在Baud16的第八个周期被采样（详见“发送/接收逻辑”在 279页）。

如果**UnRx**在Baud16的第八个周期仍然为低电平，那么起始位有效，否则检测到的起始位是错误的并将该起始位忽略。可以在**UART**接收状态（**UARTRSR**）寄存器（见 287页）中观察起始位的错误。如果起始位有效，根据设置的数据字符长度，每逢Baud16的第16个周期（即一个位周期之后）就会对连续的数据位进行采样。如果奇偶校验模式使能，那么接着检测奇偶校验位。数据长度和奇偶校验都在**UARTLCRH**寄存器中定义。

最后，如果**UnRx**为高电平，那么有效的停止位被确认，否则发生帧错误。当接收到一个完整的字时，数据会被存放到接收FIFO中，而与该字相关的错误位也包括在内。


13.2.4 串行红外（SIR）协议

UART还包含一个IrDA串行红外（SIR）编码器/解码器模块。**IrDA SIR**模块的功能是在异步**UART**数据流和半双工串行**SIR**接口之间进行转换。片上不会执行任何模拟处理操作。**SIR**模块的任务就是给**UART**提供一个数字编码输出和一个解码输入。**UART**信号管脚可以与一个红外收发器连接以实现**IrDA SIR**物理层链接。**SIR**模块具有两种工作模式：

- 在正常的IrDA模式中，输出管脚上的逻辑0电平被当作3/16所选波特率位周期的高脉冲发送，而逻辑1电平被当作静态低信号发送。这些电平控制红外发送器的驱动器，为每个0发送光脉冲。在接收端，接收到的光脉冲给接收器的光敏晶体管基极加电，将其输出拉至低电平。并将**UART**输入管脚变为低电平。
- 在低功耗IrDA模式中，通过改变**UARTCR**中的相应位，可以将发射的红外脉冲的宽度设置为内部产生的 IrLPBaud16信号周期的3倍（1.63 μs，假定额定频率为1.8432 MHz）。

图 13-3 在 281页给出了含有IrDA调制和不含IrDA调制时的**UART**发送和接收信号

图 13-3. IrDA数据调制



在正常IrDA模式和低功耗IrDA模式下：

- 在发送过程中，**UART**数据位是编码的基础；
- 在接收过程中，译码位被传输到**UART**接收逻辑电路。

IrDA SIR物理层指定了一个半双工通信链接，发送和接收之间的延迟最小为10ms。这个延迟可以由软件产生，因为**UART**不会自动提供。之所以需要这个延迟，是因为红外接收器电子设备可能会出现偏移，有时从相邻的发送器LED耦合而产生的光强甚至会将它变饱和。这个延迟称做等待时间，或接收器建立时间。

13.2.5 FIFO操作

UART含2个16位入口的FIFO; 一个用于发送，另一个用于接收。两个FIFO都通过**UART**数据(**UARTDR**)寄存器(见 285页)进行访问。**UARTDR**的写操作会把8位的数据放入发送FIFO，而**UARTDR**寄存器的读操作返回的却是一个12位的值，该值由8个数据位和4个错误标志组成。

复位完成后，两个FIFO都被禁能，并充当1字节深的保存(holding)寄存器。通过置位**UARTLCRH**(293页)中的FEN位可以使FIFO使能。

FIFO的状态可以通过**UART**标志(**UARTFR**)寄存器(见 289页)和**UART**接收状态(**UARTRSR**)寄存器进行监控。而对空、满和溢出条件的监控则是由硬件来完成的。**UARTFR**寄存器包含了空和满的标志(TXFE、TXFF、RXFE和RXFF位)，而**UARTRSR**寄存器则通过OE位指示出溢出的状态。

促使FIFO产生中断的触发点是通过**UART**中断的**FIFO深度选择(UARTIFLS)**寄存器(见 297页)来控制的。可将两个FIFO的中断分别配置为不同的触发深度。可供选择的配置包括1/8、1/4、1/2、3/4和7/8。例如，如果接收FIFO选择1/4，那么UART在接收了4个数据字节之后产生接收中断。在复位完成后，两个FIFO都被配置为以1/2的深度来触发中断。

13.2.6 中断

在观察到以下情况时，UART会产生中断：

- 溢出(Overrun)错误
- 中止错误(Break Error)
- 奇偶校验错误(Parity Error)
- 帧错误
- 接收超时
- 发送(在满足**UARTIFLS**寄存器中TXIFLSEL位所定义的条件时)
- 接收(在满足**UARTIFLS**寄存器中RXIFLSEL位所定义的条件时)

由于所有中断事件在发送到中断控制器前会一起进行或(OR)操作，所以任意时刻UART只能向中断产生一个中断请求。通过读取**UART**屏蔽后的中断状态(**UARTMIS**)寄存器(见 301页)，软件可以在一个中断服务程序中处理多个中断事件。

通过将**UART**中断屏蔽(**UARTIM**)寄存器(见 298页)中对应的IM位设置为1，可以定义能够触发控制器级别中断的中断事件。假如不使用中断，原始的中断状态也是始终可见的，通过**UART**原始中断状态(**UARTRIS**)寄存器(见 300页)便可查询到该状态。

只需把**UART**中断清除(**UARTICR**)寄存器(见 302页)中相应的位置位，便可以清除中断(**UARTMIS**和**UARTRIS**寄存器的中断)。

当接收FIFO不为空时接收超时中断有效，超过32位周期不接收更多的数据。当FIFO通过读所有数据(或通过读保存寄存器)变为空时，或当写1到**UARTICR**寄存器的相应位时，接收超时中断被清除。

13.2.7 回送(Loopback)操作

UART可以进入一个内部回送模式，用于诊断或调试。这是通过置位**UARTCTL**寄存器(见 295页)中的LBE位来实现的。在回送模式下，**UnTx**上发送的数据将被**UnRx**输入端接收。

13.2.8 IrDA SIR模块

IrDA SIR模块包含一个IrDA串行红外 (SIR) 协议编码/解码器。使能时， SIR模块将 UnTx 和 UnRx 管脚用于SIR协议，这两个管脚应该与IR收发器连接。

SIR模块可以接收和发送，但是只能以半双工方式进行红外通信，所以它不能同时接收和发送。发送必须在可以接收数据前停止。IrDA SIR物理层规定发送和接收之间的最小延迟为10ms。

13.3 初始化和配置

要使用UART，必须使能外设时钟，这可以通过将**RCGC1**寄存器中的UART0、UART1或UART2位置位来实现。

本小节讨论了使用UART模块所需的步骤。例如，假定系统时钟为20MHz，且所需的UART配置为：

- 波特率115200
- 数据长度8位
- 1个停止位
- 无奇偶校验
- FIFO禁能
- 无中断

因为对**UARTIBRD**和**UARTFBRD**寄存器的写操作必须先于**UARTLCRH**寄存器，所以在对UART进行编程时，首先要考虑的是波特率除数 (BRD)。而BRD可以通过“波特率的产生”在280页中描述的等式计算得到：

$$\text{BRD} = 20,000,000 / (16 * 115,200) = 10.8507$$

即**UARTIBRD**寄存器(见291页)的DIVINT位域应该设为10。加载到**UARTFBRD**寄存器(见292页)的值是通过以下等式算出来的：

$$\text{UARTFBRD}[\text{DIVFRAC}] = \text{integer}(0.8507 * 64 + 0.5) = 54$$

如此便得到了BRD的值，接着要按照以下顺序将UART配置写入模块：

1. 将**UARTCTL**寄存器中的UARTEN位清零，以便将UART禁能。
2. 将BRD的整数部分写入**UARTIBRD**寄存器。
3. 将BRD的小数部分写入**UARTFBRD**寄存器。
4. 将所需的串行参数写入**UARTLCRH**寄存器 (这种情况下为0x0000.0060)。
5. 将**UARTCTL**寄存器中的UARTEN位置位，以便将UART使能。

13.4 寄存器映射

表13-1在284页列出了UART寄存器。所列的偏移量是16进制的，并按照寄存器地址递增，与UART对应的基址如下：

- UART0: 0x4000.C000

- UART1: 0x4000.D000

- UART2: 0x4000.E000

注意: 在重新对任意控制寄存器进行编程以前，必须将**UART**禁能（见 295页中**UARTCTL** 寄存器对**UARTEN**位的说明）。如果在**TX**或**RX**操作过程中**UART**被禁能，那么当前的处理将在**UART**停止前完成。

表 13-1. **UART** 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	UARTDR	R/W	0x0000.0000	UART数据	285
0x004	UARTRSR/ UARTECR	R/W	0x0000.0000	UART接收状态/错误清除	287
0x018	UARTFR	RO	0x0000.0090	UART标志	289
0x020	UARTILPR	R/W	0x0000.0000	UART IrDA 低功耗寄存器	290
0x024	UARTIBRD	R/W	0x0000.0000	UART整数波特率除数	291
0x028	UARTFBRD	R/W	0x0000.0000	UART小数波特率除数	292
0x02C	UARTLCRH	R/W	0x0000.0000	UART线控	293
0x030	UARTCTL	R/W	0x0000.0300	UART控制	295
0x034	UARTIFLS	R/W	0x0000.0012	UART中断的FIFO深度选择	297
0x038	UARTIM	R/W	0x0000.0000	UART中断屏蔽	298
0x03C	UARTRIS	RO	0x0000.000F	UART原始中断状态	300
0x040	UARTMIS	RO	0x0000.0000	UART屏蔽后的中断状态	301
0x044	UARTICR	W1C	0x0000.0000	UART中断清除	302
0xFD0	UARTPeriphID4	RO	0x0000.0000	UART外设标识4	304
0xFD4	UARTPeriphID5	RO	0x0000.0000	UART外设标识5	305
0xFD8	UARTPeriphID6	RO	0x0000.0000	UART外设标识6	306
0xFDC	UARTPeriphID7	RO	0x0000.0000	UART外设标识7	307
0xFE0	UARTPeriphID0	RO	0x0000.0011	UART外设标识0	308
0xFE4	UARTPeriphID1	RO	0x0000.0000	UART外设标识1	309
0xFE8	UARTPeriphID2	RO	0x0000.0018	UART外设标识2	310
0xFEC	UARTPeriphID3	RO	0x0000.0001	UART外设标识3	311
0xFF0	UARTPCellID0	RO	0x0000.000D	UART PrimeCell 标识0	312
0xFF4	UARTPCellID1	RO	0x0000.00F0	UART PrimeCell标识1	313
0xFF8	UARTPCellID2	RO	0x0000.0005	UART PrimeCell标识2	314
0xFFC	UARTPCellID3	RO	0x0000.00B1	UART PrimeCell标识3	315

13.5 寄存器描述

本小节按照地址偏移量的数字顺序列出并描述了**UART**寄存器。

寄存器 1: UART数据 (UARTDR) , 偏移量 0x000

该寄存器是数据寄存器 (FIFO的接口)。


当FIFO使能时, 写入该单元中的数据被移入发送FIFO。如果FIFO被禁能, 数据将存放在发送器保存寄存器 (发送FIFO底部的字) 中。对该寄存器进行写操作会开启一个UART发送操作。

对于接收到的数据来说, 如果FIFO被使能, 数据字节和4个状态位 (间隔、帧、奇偶校验和溢出) 被移入12位宽的接收FIFO。如果FIFO被禁能, 那么数据字节和状态位将存放在接收保存寄存器 (接收FIFO底部的字) 中。读取该寄存器可以重新得到接收的数据。

UART数据 (UARTDR)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
7:0	DATA	R/W	0	Data发送或接收 被写时，数据由UART发送。读取时，数据由UART接收。

寄存器 2: UART接收状态/错误清除 (UARTRSR/ UARTECR) , 偏移量 0x004

UARTRSR/UARTECR 分别为接收状态寄存器和错误清除寄存器。

接收状态除了可以从**UARTDR**寄存器中读取之外，还可以从**UARTRSR**寄存器中读取。如果从该寄存器读取状态，与入口相对应的状态信息将在读取**UARTRSR**前先从**UARTDR**读取。当溢出的情况发生时，溢出的状态信息将被立即置位。

UARTRSR寄存器不能被写。


将任意值写入**UARTECR**寄存器都会将帧、奇偶校验、中止和溢出错误清除。所有位在复位后都会被清零。

只读接收状态 (**UARTRSR**) 寄存器

UART接收状态/错误清除 (UARTRSR/ UARTECR)

偏移量 0x004

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
0	FE	RO	0	UART帧错误 在接收的字符未含有效的停止位（有效的停止位为1）时，该位被设为1。 对 UARTECR 进行写操作会将该位清零。 在FIFO模式下，该错误与FIFO顶部的字符有关。

只写错误清除 (UARTECR) 寄存器

UART接收状态/错误清除 (UARTRSR/ UARTECR)

偏移量 0x004
类型 WO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	WO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读–修改–写操作过程中应当保持不变。
7:0	DATA	WO	0	错误清除标志 将任意数据写入该寄存器会将帧、奇偶校验、中止和溢出标志清零。


寄存器 3: UART标志 (UARTFR) , 偏移量 0x018

UARTFR寄存器是标志寄存器。复位后， TXFF、 RXFF 和 BUSY 位均为0， TXFE 和 RXFE 位均为1。

UART标志 (UARTFR)

偏移量 0x018

类型 RO, 复位 0x0000.0090



位/域	名称	类型	复位	描述
31:8	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7	TXFE	RO	1	UART发送FIFO空 该位的具体意思取决于 UARTLCRH 寄存器中FEN位的状态。 如果FIFO被禁能（FEN为0），那么该位在发送保存寄存器为空时置位。 如果FIFO使能（FEN为1），那么该位在发送FIFO为空时置位。
6	RXFF	RO	0	UART接收FIFO满 该位的具体意思取决于 UARTLCRH 寄存器中FEN位的状态。 如果FIFO被禁能，那么该位在接收保存寄存器满时置位。 如果FIFO使能，那么该位在接收FIFO满时置位。
5	TXFF	RO	0	UART发送FIFO满 该位的具体意思取决于 UARTLCRH 寄存器中FEN位的状态。 如果FIFO被禁能，那么该位在发送保存寄存器满时置位。 如果FIFO使能，那么该位在发送FIFO满时置位。
4	RXFE	RO	1	UART接收FIFO空 该位的具体意思取决于 UARTLCRH 寄存器中FEN位的状态。 如果FIFO被禁能，那么该位在接收保存寄存器为空时置位。 如果FIFO使能，那么该位在接收FIFO为空时置位。
3	BUSY	RO	0	UART忙标志 该位为1时，UART忙于发送数据。该位保持置位，直至移位寄存器将包括所有停止位在内的全部字节发送。 一旦发送FIFO不为空时（不管UART是否使能）该位都会置位。
2:0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。

寄存器 4: UART IrDA 低功耗寄存器 (UARTILPR) , 偏移量 0x020

UARTILPR 寄存器是一个8位读/写寄存器，它存放了低功耗计数器分频值，这个值用来产生 IrLPBaud16 信号，这可以通过分频系统时钟(SysClk)来实现。复位时，所有位都变为0。

根据写入**UARTILPR**中的低功耗分频值对UARTCLK信号进行分频，因此产生 IrLPBaud16 内部信号。低功耗分频值根据以下等式计算等到：

$$\text{ILPDVSR} = \text{SysClk} / F_{\text{IrLPBaud16}}$$

此处， $F_{\text{IrLPBaud16}}$ 额定值为 1.8432 MHz。


当使用低功耗模式时，IrLPBaud16 是指用来产生SIR脉冲的内部信号。你必须旋转分频值，因此 $1.42 \text{ MHz} < F_{\text{IrLPBaud16}} < 2.11 \mu\text{s}$ (IrLPBaud16周期的3倍)。IrLPBaud16的最小频率可以保证会丢弃小于IrLPBaud16一个周期的脉冲，而把大于 $1.4\mu\text{s}$ 的脉冲当作有效脉冲接收。

注意： 0是非法值。如果编程为0，将不会产生 IrLPBaud16 脉冲。

UART IrDA 低功耗寄存器 (UARTILPR)

偏移量 0x020

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	ILPDVSR	R/W	0x00	IrDA低功耗除数 这是一个8位低功耗除数。


寄存器 5: UART整数波特率除数 (UARTIBRD) , 偏移量 0x024

UARTIBRD 寄存器是波特率除数的整数部分。它的所有位在复位后都会被清零。可实现的最小分频比为1（当**UARTIBRD**=0时），在此情况下，**UARTFBRD**寄存器将被忽略。在修改**UARTIBRD**寄存器时，直到发送/接收当前字符结束之后，新的值才会生效。对波特率除数的任意修改，其后都要紧跟一个写入**UARTLCRH**寄存器的操作。要了解配置的详情，请参考“波特率的产生”在 280页。

UART整数波特率除数 (UARTIBRD)

偏移量 0x024

类型 R/W, 复位 0x0000.0000




寄存器 6: UART小数波特率除数 (UARTFBRD) , 偏移量 0x028

UARTFBRD 寄存器是波特率除数的小数部分。它的所有位在复位后都会被清零。在修改**UARTFBRD** 寄存器时，直到发送/接收当前字符结束后，新的值才会生效。对波特率除数的任意修改，其后都要紧跟一个写入**UARTLCRH**寄存器的操作。要了解配置的详情，请参考“波特率的产生”在 280页。

UART小数波特率除数 (UARTFBRD)

偏移量 0x028

类型 R/W, 复位 0x0000.0000



寄存器 7: UART线控 (UARTLCRH) , 偏移量 0x02C


UARTLCRH寄存器是线控寄存器。串行参数，例如数据长度、奇偶校验位和停止位的选择都是在该寄存器中完成的。

在更新波特率除数（**UARTIBRD**和/或**UARTIFRD**）时，还必须写**UARTLCRH**寄存器。波特率除数寄存器的写入选通（strobe）信号与**UARTLCRH**寄存器相连。

UART线控 (UARTLCRH)

偏移量 0x02C

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
2	EPS	R/W	0	<p>UART偶校验 (even parity) 选择</p> <p>如果该位设为1，那么偶校验的产生和检测都在发送和接收过程中进行，检测数据位加奇偶校验位“1”的位数是否为偶数。</p> <p>清零时，执行奇校验，检查“1”的位数是否为奇数。</p> <p>当奇偶检验被PEN位禁止时，该位无效。</p>
1	PEN	R/W	0	<p>UART奇偶校验使能</p> <p>如果该位设为1，那么奇偶校验及其产生都使能；否则，奇偶校验被禁能，且数据帧中不会增加奇偶校验位。</p>
0	BRK	R/W	0	<p>UART发送中止 (break)</p> <p>如果该位设为1，在完成当前字符的发送后，UnTX输出端上会连续的输出低电平。在正确执行中止 (break) 命令时，软件必须将该位置位，并且持续至少2个帧 (字符周期)。在正常使用时，该位必须清零。</p>

寄存器 8: UART控制 (UARTCTL) , 偏移量 0x030


UARTCTL 寄存器是控制寄存器。所有位都在复位后清零，发送使能 (TXE) 和接受使能 (RXE) 位除外，它们都被设为1。

为了使能UART模块，UARTEN位必须置位。如果软件要求修改模块的配置，那么在对配置的改动被写入前UARTEN位必须清零。如果UART在发送或接收操作过程中被禁能，那么当前的处理将在UART停止前完成。

UART控制 (UARTCTL)

偏移量 0x030

类型 R/W, 复位 0x0000.0300



位/域	名称	类型	复位	描述
31:10	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
9	RXE	R/W	1	UART接收使能 如果该位置位，那么UART的接收部分被使能。如果UART在接收中途被禁能，它会在停止前处理完当前字符。 注意： 要使能接收，还必须将UARTEN位置位。
8	TXE	R/W	1	UART发送使能 如果该位置位，那么UART的发送部分被使能。如果UART在发送中途被禁能，它会在停止前处理完当前字符。 注意： 要使能发送，还必须将UARTEN位置位。
7	LBE	R/W	0	UART回送使能 如果该位置位，那么UnRX输入端将连接到UnTX。
6:3	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2	SIRLP	R/W	0	UART SIR低功耗模式 该位用来选择IrDA编码模式。如果该位被设为0，低电平将被当作宽度为3/16位周期的高电平有效的脉冲发送。如果该位被设为1，低电平将被当作脉宽等于3倍 IrLPBaud16输入信号周期的脉冲发送，而不管所选位速率如何。该位置位时消耗的功率更少，但却可能会缩短发送距离。详见 290页。
1	SIREN	R/W	0	UART SIR使能 如果该位被设为1，IrDA SIR模块将被使能，并且UART将使用SIR协议来发送和接收数据。

位/域	名称	类型	复位	描述
0	UARTEN	R/W	0	UART使能 如果该位被设为1，那么 UART 将被使能。如果 UART 在发送或接收中途被禁能，它会在停止前处理完当前字符。

寄存器 9: UART中断的FIFO深度选择 (UARTIFLS) , 偏移量 0x034

UARTIFLS寄存器是中断的FIFO深度 (level) 选择寄存器。你可以使用该寄存器来定义**UARTRIS**寄存器中TXRIS和RXRIS位触发 (中断) 时的FIFO深度。


中断触发的依据是, 当FIFO的载入的数据量(深度)超过某一水平时触发, 而不是当载入的数据量(深度)达到某一水平的时候触发。也就是说, FIFO所装的数据量(深度)超过规定触发的水平时, 就产生中断。例如, 如果接收触发的水平被设为1/2, 那么中断将在模块接收第9个字符时触发。

复位完成后, TXIFLSEL和RXIFLSEL位都会被配置, 因此FIFO将以1/2作为触发深度触发中断。

UART中断的FIFO深度选择 (UARTIFLS)

偏移量 0x034

类型 R/W, 复位 0x0000.0012



寄存器 10: UART中断屏蔽 (UARTIM) , 偏移量 0x038


UARTIM寄存器是中断屏蔽设置/清除寄存器。

读取时，该寄存器会给出相关中断屏蔽位的当前值。向某个位写1时，将允许与该位相对应的原始中断信号传递到中断控制器。向某个位写0时，则禁止将与该位相对应的原始中断信号传递到中断控制器。

UART中断屏蔽 (UARTIM)

偏移量 0x038

类型 R/W, 复位 0x0000.0000




位/域	名称	类型	复位	描述
4	RXIM	R/W	0	UART接收中断屏蔽位 读取时，返回RXIM中断屏蔽位的当前值。 该位置位时，可以将RXIM中断传递到中断控制器。
3:0	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。

寄存器 11: UART原始中断状态 (UARTRIS) , 偏移量 0x03C

UARTRIS 寄存器是原始中断状态寄存器。读取时，该寄存器显示了相应中断的当前原始状态值。对该寄存器进行写操作没有什么用处。

UART原始中断状态 (UARTRIS)

偏移量 0x03C
类型 RO, 复位 0x0000.000F



位/域	名称	类型	复位	描述
31:16	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:12	保留			
11:10	OERIS	RO	0	UART溢出错误的原始中断状态
9:8	BERIS	RO	0	显示接收中断的原始（屏蔽前）中断状态。
7:6	PERIS	RO	0	UART中止（break）错误的原始中断状态
5:4	FERIS	RO	0	显示接收中断的原始（屏蔽前）中断状态。
6:5	RTRIS	RO	0	UART接收超时的原始中断状态
5:4	TXRIS	RO	0	显示接收中断的原始（屏蔽前）中断状态。
4:3	RXRIS	RO	0	UART发送的原始中断状态
3:2	保留	RO	0xF	显示接收中断的原始（屏蔽前）中断状态。
1:0	保留			


寄存器 12: UART屏蔽后的中断状态 (UARTMIS) , 偏移量 0x040

UARTMIS寄存器是屏蔽后的中断状态寄存器。读取时，该寄存器显示了相应中断当前的屏蔽状态值。对该寄存器进行写操作没有什么用处。

UART屏蔽后的中断状态 (UARTMIS)

偏移量 0x040

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:16	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:12	保留	RO	0	
11:10	OEMIS	RO	0	UART溢出错误屏蔽后的中断状态
10:9	BEMIS	RO	0	显示接收屏蔽后的中断状态。
8:7	PEMIS	RO	0	UART中止 (break) 错误屏蔽后的中断状态
7:6	FEMIS	RO	0	显示接收屏蔽后的中断状态。
6:5	RTMIS	RO	0	UART帧错误屏蔽后的中断状态
5:4	TXMIS	RO	0	显示接收屏蔽后的中断状态。
4:3	RXMIS	RO	0	UART发送屏蔽后的中断状态
3:0	保留	RO	0	显示接收屏蔽后的中断状态。

寄存器 13: UART中断清除 (UARTICR) , 偏移量 0x044

UARTICR 寄存器是中断清除寄存器。在写入1时，相应的中断（原始中断和已屏蔽中断，如果使能）被清除。写入0没什么用处。

UART中断清除 (UARTICR)

偏移量 0x044
类型 W1C, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:11	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
10	OEIC	W1C	0	溢出错误中断清除 OEIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
9	BEIC	W1C	0	中止 (break) 错误中断清除 BEIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
8	PEIC	W1C	0	奇偶校验错误中断清除 PEIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
7	FEIC	W1C	0	帧错误中断清除 FEIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。

位/域	名称	类型	复位	描述
6	RTIC	W1C	0	接收超时中断清除 RTIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
5	TXIC	W1C	0	发送中断清除 TXIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
4	RXIC	W1C	0	接收中断清除 RXIC值如下定义： 值 描述 0 中断没有影响。 1 清除中断。
3:0	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。


寄存器 14: UART外设标识4 (UARTPeriphID4) , 偏移量 0xFD0

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识4 (UARTPeriphID4)

偏移量 0xFD0

类型 RO, 复位 0x0000.0000




寄存器 15: UART外设标识5 (UARTPeriphID5) , 偏移量 0xFD4

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识5 (UARTPeriphID5)

偏移量 0xFD4

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID5	RO	0x0000	UART外设ID寄存器[15:8] 可被软件用来标识该外设的存在与否。


寄存器 16: UART外设标识6 (UARTPeriphID6) , 偏移量 0xFD8

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识6 (UARTPeriphID6)

偏移量 0xFD8

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID6	RO	0x0000	UART外设ID寄存器[23:16] 可被软件用来标识该外设的存在与否。


寄存器 17: UART外设标识7 (UARTPeriphID7) , 偏移量 0xFDC

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识7 (UARTPeriphID7)

偏移量 0xFDC

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID7	RO	0x0000	UART外设ID寄存器[31:24] 可被软件用来标识该外设的存在与否。


寄存器 18: UART外设标识0 (UARTPeriphID0) , 偏移量 0xFE0

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识0 (UARTPeriphID0)

偏移量 0xFE0

类型 RO, 复位 0x0000.0011



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID0	RO	0x11	UART外设ID寄存器[7:0] 可被软件用来标识该外设的存在与否。


寄存器 19: UART外设标识1 (UARTPeriphID1) , 偏移量 0xFE4

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识1 (UARTPeriphID1)

偏移量 0xFE4

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID1	RO	0x00	UART外设ID寄存器[15:8] 可被软件用来标识该外设的存在与否。


寄存器 20: UART外设标识2 (UARTPeriphID2) , 偏移量 0xFE8

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识2 (UARTPeriphID2)

偏移量 0xFE8

类型 RO, 复位 0x0000.0018




寄存器 21: UART外设标识3 (UARTPeriphID3) , 偏移量 0xFEC

UARTPeriphIDn是硬编码的寄存器，其中的位域决定了其复位后的值。

UART外设标识3 (UARTPeriphID3)

偏移量 0xFEC

类型 RO, 复位 0x0000.0001




寄存器 22: UART PrimeCell 标识0 (UARTPCellID0) , 偏移量 0xFF0

UARTPCellIDn 寄存器是硬编码的寄存器，其中的位域决定了其复位后的值。

UART PrimeCell 标识0 (UARTPCellID0)

偏移量 0xFF0

类型 RO, 复位 0x0000.000D



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	CID0	RO	0x0D	UART PrimeCell ID 寄存器[7:0] 提供软件一个标准的跨外设标识系统。


寄存器 23: UART PrimeCell 标识1 (UARTPCellID1) , 偏移量 0xFF4

UARTPCellIDn 寄存器是硬编码的寄存器，其中的位域决定了其复位后的值。

UART PrimeCell 标识1 (UARTPCellID1)

偏移量 0xFF4

类型 RO, 复位 0x0000.00F0




寄存器 24: UART PrimeCell标识2 (UARTPCellID2) , 偏移量 0xFF8

UARTPCellIDn 寄存器是硬编码的寄存器，其中的位域决定了其复位后的值。

UART PrimeCell标识2 (UARTPCellID2)

偏移量 0xFF8

类型 RO, 复位 0x0000.0005




寄存器 25: UART PrimeCell标识3 (UARTPCellID3) , 偏移量 0xFFC

UARTPCellIDn 寄存器是硬编码的寄存器，其中的位域决定了其复位后的值。

UART PrimeCell标识3 (UARTPCellID3)

偏移量 0xFFC
类型 RO, 复位 0x0000.00B1



14 同步串行接口 (SSI)


Stellaris® 微控制器包含2个同步串行接口 (SSI) 模块。每个SSI 是与具有Freescale SPI、MICROWIRE或德州仪器同步串行接口 (SSI) 的外设器件进行同步串行通信的主机或从机接口。

每个 Stellaris® SSI模块具有以下特性：

- 主机或从机操作
- 时钟位速率和预分频可编程
- 独立的发送和接收FIFO，16位宽，8个单元深。
- Freescale SPI、MICROWIRE、或德州仪器同步串行接口的操作可编程
- 数据帧大小可编程，范围为4~16位
- 内部回送测试 (loopback test) 模式，可进行诊断/调试测试

14.1 结构图

图 14-1. SSI模块的结构图



14.2 功能描述

SSI对从外设器件接收到的数据执行串行到并行转换。CPU访问数据、控制和状态信息。发送和接收路径利用内部FIFO存储单元进行缓冲，该FIFO可在发送和接收模式下独立存储多达8个16位值。

14.2.1 位速率的产生

SSI包含一个可编程的位速率时钟分频器和预分频器来生成串行输出时钟。尽管最大位速率由外设器件决定，但仍然支持2 MHz甚至更高的位速率。

串行位速率通过对50-MHz的输入时钟进行分频来获得。首先，使用范围在2~254的偶数分频值CPSDVSR对输入时钟进行分频，CPSDVSR的值在SSI时钟分频(**SSICPSR**)寄存器(见334页)中设置。然后再使用1~256的其中一个值(即 $1 + SCR$)对时钟进一步分频，此处的 SCR 在**SSI控制0(SSICR0)**寄存器(见327页)中设置。

输出时钟 $SSIClk$ 的频率由下式来定义：

$$FSSIClk = FSysClk / (CPSDVSR * (1 + SCR))$$

注：虽然 $SSIClk$ 发送时钟在理论上可达到25MHz，但模块未必能在该速率下工作。当工作模式为主机模式时，系统时钟至少是 $SSIClk$ 的两倍。当工作模式为从机模式时，系统时钟至少是 $SSIClk$ 的12倍。

SSI的时序参数请参考“同步串行接口(SSI)”在415页。

14.2.2 FIFO操作

14.2.2.1 发送FIFO

通用发送FIFO是一个16位宽、8单元深、先进先出的存储缓冲区。CPU通过写**SSI数据(SSIDR)**寄存器(见331页)来将数据写入发送FIFO，数据在由发送逻辑读出之前一直保存在发送FIFO中。

当SSI配置为主机或从机时，并行数据在进行串行转换并通过SSITx管脚分别发送到相关的从机或主机之前先写入发送FIFO。

14.2.2.2 接收FIFO

通用接收FIFO是一个16位宽、8单元深、先进先出的存储缓冲区。从串行接口接收到的数据在由CPU读出之前一直保存在缓冲区中，CPU通过读**SSIDR**寄存器来访问读FIFO。

当SSI配置为主机或从机时，从SSIRx管脚接收到的串行数据在分别并行加载到相关的从机或主机接收FIFO之前先进行记录(**registered**)。

14.2.3 中断

SSI可在出现下列情况时产生中断：

- 发送FIFO服务
- 接收FIFO服务
- 接收FIFO超时
- 接收FIFO溢出

所有中断事件在发送到中断控制器之前要先执行“或”操作，因此，在任何给定的时刻SSI只能向控制器发送一个中断请求。在4个可单独屏蔽的中断中，每个都可以通过置位**SSI中断屏蔽(SSIM)**寄存器(见335页)中适当的位来屏蔽。将适当的屏蔽位置1可使能中断。

SSI提供单独的输出和组合的中断输出，这样，允许使用全局中断服务程序或组合的器件驱动程序来处理中断。发送和接收动态数据流的中断与状态中断是分开的，因此，可以根据FIFO的触发深度(trigger level)对数据执行读和写操作。各个中断源的状态可从**SSI原始中断状态(SSIRIS)**和**SSI屏蔽后的中断状态(SSIMIS)**寄存器(分别见336页和337页)中读取。

14.2.4 帧格式

根据所设置的数据大小，每个数据帧的长度均在4~16位之间，并且从最高有效位（MSB）开始发送。此处，有3种基本的帧类型可供选择：

- 德州仪器同步串行
- Freescale SPI
- MICROWIRE

对于上述3种帧格式，串行时钟(**SSIClk**)在SSI空闲时保持不活动状态，只有当数据的发送或接收处于活动状态时，**SSIClk**才在设置好的频率下工作。利用**SSIClk**的空闲状态可提供接收超时指示，如果一个超时周期之后接收FIFO仍含有数据，则产生超时指示。

对于Freescale SPI和MICROWIRE这两种帧格式，串行帧 (**SSIFss**) 管脚为低电平有效，并在整个帧的传输过程中保持有效（被下拉）。


而对于德州仪器同步串行帧格式，在发送每个帧之前，**SSIFss**管脚会发出一个以上升沿开始并持续一个时钟周期的脉冲。在这种帧格式中，SSI和片外从器件在**SSIClk**的上升沿驱动各自的输出数据，并在下降沿锁存另一个器件的数据。

不同于其它两种全双工传输的帧格式，在半双工下工作的MICROWIRE格式使用特殊的主-从消息技术。在该模式中，当帧开始传输时向片外从机发送8位控制消息。在发送过程中，SSI不会接收到任何输入数据。在消息发送完毕之后，片外从机对消息进行译码，并在8位控制消息的最后一位发送完成之后等待一个串行时钟周期，之后以请求的数据来响应。返回的数据，其长度在4~16位之间，这样，无论在何处，总的帧长度都在13~25位之间。

14.2.4.1 德州仪器同步串行的帧格式

图 14-2 在 318页显示了一次传输的德州仪器同步串行的帧格式。

图 14-2. TI同步串行的帧格式（单次传输）




在该模式中，任何时候当SSI空闲时，**SSIClk**和**SSIFss**被强制为低电平，发送数据线**SSITx**为三态。一旦发送FIFO的底部入口包含数据，**SSIFss**就会变为高电平并持续一个**SSIClk**周期。要发送的值也从发送FIFO传输到发送逻辑的串行移位寄存器中。在**SSIClk**的下一个上升沿，4~16位数据帧的MSB从**SSITx**管脚移出。同样，接收到的数据的MSB也通过片外串行从器件移到**SSIRx**管脚上。

然后，SSI和片外从器件在**SSIClk**的每一个下降沿时刻将数据位逐个移入各自的串行移位器中。在锁存了LSB之后的第一个**SSIClk**上升沿上，接收数据从串行移位器传输到接收FIFO。

图 14-3 在 319页显示了背对背（back-to-back）传输时的德州仪器（TI）同步串行帧格式。

图 14-3. TI 同步串行的帧格式 (连续传输)



14.2.4.2 Freescale SPI的帧格式

Freescale SPI接口是一个4线接口，其中SSIFss信号用作从机选择。Freescale SPI格式的主要特性为：SSIClk信号的不活动状态和相位均通过SSISCR0控制寄存器中的SPO和SPH位来设置。

SPO时钟极性位

当SPO时钟极性控制位为低时，它在SSIClk管脚上产生稳定的低电平值。如果SPO位为高，则在没有进行数据传输的情况下，它在SSIClk管脚上产生一个稳定的高电平值。


SPH相位控制位

SPH 相位控制位用来选择捕获数据的时钟边沿并允许边沿改变状态。SPH 在第一个传输位上的影响最大，因为它可以在第一个数据捕获边沿之前允许或不允许一次时钟转换。当SPH相位控制位为低时，在第一个时钟边沿转换时捕获数据。如果SPH位为高，则在第二个时钟边沿转换时捕获数据。

14.2.4.3 SPO=0和SPH=0时，Freescale SPI的帧格式


SPO=0和SPH=0时，Freescale SPI帧格式的单次和连续传输信号序列如图 14-4 在 319页 和 图 14-5 在 320页所示。

图 14-4. SPO=0和SPH=0时Freescale SPI 的帧格式 (单次传输)



注意： Q未定义。

图 14-5. SPO=0 和 SPH=0 时 Freescale SPI 的帧格式 (连续传输)



在上述配置中，当SSI处于空闲周期时：

- SSIClk 被强制变为低电平
- SSIFss 被强制变为高电平
- 发送数据线 SSITx 被强制变为低电平
- 当SSI配置为主机时，使能SSIClk端口。
- 当SSI配置为从机时，禁止SSIClk端口

如果SSI使能并且在发送FIFO中含有有效的数据，则通过将SSIFss主机信号驱动为低电平表示发送操作开始。这使得从机数据能够放在主机的SSIRx输入线上。主机SSITx输出端口使能。

在半个SSIClk周期之后，有效的主机数据传输到SSITx管脚。既然主机和从机数据都已设置好，则在下半个SSIClk周期之后，SSIClk主机时钟管脚变为高电平。

这时，数据在 SSIClk 信号的上升沿被捕获，在 SSIClk 的下降沿进行传输。


如果传输一个字，则在数据字的所有位都已传输完之后，SSIFss线在捕获到最后一个位之后的一个SSIClk周期返回到其空闲的高电平状态。

而在连续的背对背传输中，SSIFss信号必须在每次数据字的传输之间保持高电平。因为当SPH位为逻辑0时，从机选择管脚将冻结串行外设寄存器中的数据，使其不能修改。因此，主器件必须在每次数据传输之间将从器件的SSIFss管脚拉高，以便使能串行外设的数据写操作。当连续传输完成时，SSIFss管脚将在捕获到最后一位之后的一个SSIClk周期返回到其空闲的高电平状态。

14.2.4.4 SPO=0 和 SPH=1 时 Freescale SPI 的帧格式

SPO=0 和 SPH=1 时，Freescale SPI 帧格式的传输信号序列如图 14-6 在 320 页所示，该图涵盖了单次和连续传输这两种情况。

图 14-6. SPO=0 和 SPH=1 时 Freescale SPI 的帧格式



注意： Q未定义。

在上述配置中，当SSI处于空闲周期时：

- SSIClk 被强制变为低电平
- SSIFss 被强制变为高电平
- 发送数据线 SSITx 被强制变为低电平
- 当SSI配置为主机时，使能SSIClk端口。
- 当SSI配置为从机时，禁止SSIClk端口

如果SSI使能并且在发送FIFO中含有有效的数据，则通过将SSIFss主机信号驱动为低电平表示发送操作开始。主机SSITx输出被使能。在后半个SSIClk周期之后，主机和从机有效数据能够放在各自的传输线上。同时，利用一个上升沿跳变将SSIClk使能。

这时，数据在SSIClk信号的下降沿被捕获，在SSIClk的上升沿进行传输。


如果传输一个字，则在所有位传输完之后，SSIFss线在捕获到最后一个位之后的一个SSIClk周期返回到其空闲的高电平状态。

如果是背对背 (back-to-back) 传输，则SSIFss管脚在连续的数据字之间保持为低电平，连续传输的结束情况与单字传输的相同。

14.2.4.5 SPO=1和SPH=0时Freescale SPI的帧格式


SPO=1和SPH=0时，Freescale SPI帧格式的单次和连续传输信号序列如图 14-7 在 321页 和 图 14-8 在 321页所示。

图 14-7. SPO=1和SPH=0时Freescale SPI的帧格式（单次传输）



注意： Q未定义。

图 14-8. SPO=1和SPH=0时Freescale SPI的帧格式（连续传输）



在上述配置中，当SSI处于空闲周期时：

- SSIClk 被强制变为高电平
- SSIFss 被强制变为高电平

- 发送数据线 SSITx 被强制变为低电平
- 当SSI配置为主机时，使能SSIClk端口。
- 当SSI配置为从机时，禁止SSIClk端口

如果SSI使能并且在发送FIFO中含有有效的数据，则通过将SSIFss主机信号驱动为低电平来表示传输操作开始，这可使从机数据立即传输到主机的SSIRx线上。主机SSITx输出端口使能。

半个周期之后，有效的主机数据传输到SSITx线上。既然主机和从机的有效数据都已设置好，则在下半个SSIClk周期之后，SSIClk主机时钟管脚变为低电平。这表示数据在SSIClk的下降沿被捕获，在SSIClk信号的上升沿进行传输。


如果传输一个字，则在数据字的所有位传输完之后，SSIFss线在最后一个位传输完之后的一个SSIClk周期返回到其空闲的高电平状态。

而在连续的背对背传输中，SSIFss信号必须在每次数据字的传输之间保持高电平。因为当SPH位为逻辑0时，从机选择管脚将冻结串行外设寄存器中的数据，使其不能修改。因此，主器件必须在每次数据传输之间将从器件的SSIFss管脚拉高，以便使能串行外设的数据写操作。当连续传输完成时，SSIFss管脚将在捕获到最后一位之后的一个SSIClk周期返回到其空闲的高电平状态。

14.2.4.6 SPO=1和SPH=1时Freescale SPI的帧格式

SPO=1和SPH=1时，Freescale SPI帧格式的传输信号序列如图 14-9 在 322页所示，该图涵盖了单次和连续传输两种情况。

图 14-9. SPO=1和SPH=1时Freescale SPI的帧格式



注意： Q未定义。

在上述配置中，当SSI处于空闲周期时：

- SSIClk 被强制变为高电平
- SSIFss 被强制变为高电平
- 发送数据线 SSITx 被强制变为低电平
- 当SSI配置为主机时，使能SSIClk端口。
- 当SSI配置为从机时，禁止SSIClk端口

如果SSI使能并且在发送FIFO中含有有效的数据，则通过将SSIFss主机信号驱动为低电平表示发送操作开始。主机SSITx输出端口使能。在下半个SSIClk周期之后，主机和从机数据都能够放在各自的传输线上。同时，利用下降沿跳变将SSIClk使能。然后，数据在SSIClk的上升沿被捕获，在SSIClk信号的下降沿进行传输。

在所有位传输完之后，如果是单个字传输，则在最后一个位传输完之后的一个SSIClk周期中，SSIFss线返回到其空闲的高电平状态。


而对于连续的背对背(back-to-back)传输，**SSIFss**管脚保持其有效的低电平状态，直至最后一个字的最后一位捕获完成，再返回其上述的空闲状态。

如果是背对背 (back-to-back) 传输，则**SSIFss**管脚在连续的数据字之间保持为低电平，连续传输的结束情况与单字传输的相同。

14.2.4.7 MICROWIRE的帧格式

图 14-10 在 323 页显示了单次传输的MICROWIRE帧格式。图 14-11 在 324 页显示了该格式的背对背 (back-to-back) 传输情况。

图 14-10. MICROWIRE的帧格式 (单帧)



MICROWIRE格式与SPI格式非常类似，不同的是其采用的是使用主-从消息传递技术的半双工模式而非全双工模式。次串行传输都由SSI向片外从器件发送8位控制字开始。在此传输过程中，SSI不会接收到输入的数据。在消息发送完毕之后，片外从机对消息进行译码，并在SSI将8位控制消息的最后一位发送完成之后等待一个串行时钟周期，之后从机以请求的数据来响应。返回的数据在长度上为4~16位，使得任何地方的总的帧长度都为13~25位。

在上述配置中，当SSI处于空闲周期时：

- **SSIClk** 被强制变为低电平
- **SSIFss** 被强制变为高电平
- 发送数据线 **SSITx** 被强制变为低电平


通过向发送FIFO写入一个控制字节可以触发一次传输。在**SSIFss**的下降沿，发送FIFO底部入口包含的值被传输到发送逻辑的串行移位寄存器中，而8位控制帧的**MSB**被移出到**SSITx**管脚上。在该控制帧的传输期间**SSIFss**保持低电平。**SSIRx**管脚保持三态。

片外串行从器件在每个**SSIClk**的上升沿处将每个控制位锁存到其串行移位器中。在将最后一位锁存之后，从器件在一个时钟周期的等待状态期间对控制字节进行译码，并且从机通过将数据发送回SSI来响应。每个数据位在**SSIClk**的下降沿时刻被驱动到**SSIRx**线上。SSI在**SSIClk**的上升沿时依次将每个位锁存。在帧传输结束时，对于单次传输，**SSIFss**信号在最后一位已锁存到接收串行移位器之后的一个时钟周期被拉为高电平，这使得数据传输到接收FIFO中。

注意： 在接收移位器将**LSB**锁存之后的**SSIClk**的下降沿上或在**SSIFss**管脚变为高电平时，片外从器件能够将接收线置为三态。

对于连续传输，数据传输的开始与结束与单次传输相同。但**SSIFss**线持续有效（保持低电平），并且数据传输以背对背(back-to-back)方式产生。在从当前帧接收到数据的最低有效位 (**LSB**) 之后紧跟着下一帧的控制字节。在当前帧的**LSB**锁存到SSI之后，所接收到的每个值在**SSIClk**的下降沿时刻从接收移位器中进行传输。


图 14-11. MICROWIRE的帧格式 (连续传输)



在MICROWIRE模式中，当SSIFss变为低电平之后，SSI从机在SSIClk的上升沿时刻对接收数据的第一个位进行采样。用来驱动自由运行的SSIClk的主机必须确保SSIFss信号相对于SSIClk的上升沿具有足够的建立时间和保持时间裕量（setup and hold margins）。

图 14-12 在 324 页阐明了建立和保持时间要求。相对于SSI从机对接收数据的第一位进行采样时所在的SSIClk上升沿，SSIFss的建立时间至少必须是SSI操作时钟（SSIClk）周期的两倍。相对于该边沿之前的SSIClk上升沿，SSIFss至少必须具有一个SSIClk周期的保持时间。

图 14-12. MICROWIRE的帧格式，输入建立和保持时间要求



14.3 初始化和配置

在使用SSI时，必须通过置位RCGC1寄存器的SSI位来使能SSI外设时钟。

针对不同的帧格式，SSI可通过以下步骤进行配置：

1. 确保在对任何配置进行更改之前先将SSICR1寄存器中的SSE位禁止。
2. 确定SSI为主机还是从机：
 - a. 作为主机时，将SSICR1寄存器的值设为0x0000.0000。
 - b. 作为从机时(输出使能)，将SSICR1寄存器的值设为0x0000.0004。
 - c. 作为从机时(输出禁止)，将SSICR1寄存器的值设为0x0000.000C。
3. 通过写SSICPSR寄存器来配置时钟预分频除数。
4. 写SSICR0寄存器，实现以下配置：

- 串行时钟率 (SCR)
- 如果使用Freescale SPI模式，则配置所需的时钟相位/极性 (SPH和SPO)
- 协议模式：Freescale SPI, TI SSF, MICROWIRE (FRF)
- 数据长度 (DSS)

5. 通过置位**SSICR1**寄存器的SSE位来使能SSI。

举例：假定SSI的配置如下：

- 主机操作
- Freescale SPI模式 (SPO=1, SPH=1)
- 1 Mbps位速率
- 8个数据位

如果系统时钟为20MHz，则位速率的计算如下：

```
FSSIClk = FSysClk / (CPSDVSR * (1 + SCR))
1x106 = 20x106 / (CPSDVSR * (1 + SCR))
```

在此情况下，如果CPSDVSR=2，SCR必须为9。

具体的配置序列如下：

1. 确保**SSICR1**寄存器的SSE位禁止。
2. 向 **SSICR1** 寄存器写入0x0000.0000。
3. 向 **SSICPSR** 寄存器写入0x0000.0002。
4. 向 **SSICR0** 寄存器写入0x0000.09C7。
5. 将**SSICR1**寄存器的SSE位置1来使能SSI。

14.4 寄存器映射

表 14-1 在 325页列出了SSI寄存器。所列偏移量是寄存器相对于SSI的基址的16进制增量：

- SSI0: 0x4000.8000
- SSI1: 0x4000.9000

注意： 在对任何控制寄存器重新编程前，必须将SSI禁止(见**SSICR1**寄存器的SSE位)。

表 14-1. SSI 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x000	SSICR0	R/W	0x0000.0000	SSI控制0	327
0x004	SSICR1	R/W	0x0000.0000	SSI控制1	329
0x008	SSIDR	R/W	0x0000.0000	SSI数据	331

偏移量	名称	类型	复位	描述	见页面
0x00C	SSISR	RO	0x0000.0003	SSI状态	332
0x010	SSICPSR	R/W	0x0000.0000	SSI时钟预分频	334
0x014	SSIIM	R/W	0x0000.0000	SSI中断屏蔽	335
0x018	SSIRIS	RO	0x0000.0008	SSI原始中断状态	336
0x01C	SSIMIS	RO	0x0000.0000	SSI屏蔽后的中断状态	337
0x020	SSIICR	W1C	0x0000.0000	SSI中断清零	338
0xFD0	SSIPeriphID4	RO	0x0000.0000	SSI外设标识4	339
0xFD4	SSIPeriphID5	RO	0x0000.0000	SSI外设标识 5	340
0xFD8	SSIPeriphID6	RO	0x0000.0000	SSI外设标识6	341
0xFDC	SSIPeriphID7	RO	0x0000.0000	SSI外设标识7	342
0xFE0	SSIPeriphID0	RO	0x0000.0022	SSI外设标识0	343
0xFE4	SSIPeriphID1	RO	0x0000.0000	SSI外设标识 1	344
0xFE8	SSIPeriphID2	RO	0x0000.0018	SSI外设标识 2	345
0xFEC	SSIPeriphID3	RO	0x0000.0001	SSI外设标识 3	346
0xFF0	SSIPCellID0	RO	0x0000.000D	SSI PrimeCell标识0	347
0xFF4	SSIPCellID1	RO	0x0000.00F0	SSI PrimeCell标识1	348
0xFF8	SSIPCellID2	RO	0x0000.0005	SSI PrimeCell标识2	349
0xFFC	SSIPCellID3	RO	0x0000.00B1	SSI PrimeCell标识3	350

14.5 寄存器描述

下文将按地址偏移量的数字顺序列举并描述SSI寄存器。


寄存器 1: SSI控制0 (SSICR0) , 偏移量 0x000

SSICR0 为控制寄存器0, 其位域用来控制SSI模块内的各种功能。诸如协议模式、时钟速率和数字大小等功能都在该寄存器中配置。

SSI控制0 (SSICR0)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:16	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
15:8	SCR	R/W	0x0000	SSI串行时钟速率 SCR的值用来产生SSI的发送和接收位速率。该位速率为： $BR=FSSIClk/(CPSDVSR * (1 + SCR))$ 此处，CPSDVSR为2-254之间的一个偶数值，在SSICPSR寄存器中设置，SCR为0-255之间的一个值。
7	SPH	R/W	0	SSI串行时钟相位 该位只适用于Freescale SPI格式。 SPH控制位用来选择捕获数据的时钟边沿并允许边沿改变状态。SPH在第一个传输位上的影响最大，因为它可以在第一个数据捕获边沿之前允许或不允许一次时钟转换。 当SPH位为0时，数据在第一个时钟边沿转换时捕获。如果SPH为1，则数据在第二个时钟边沿转换时捕获。
6	SPO	R/W	0	SSI串行时钟的极性 该位只适用于Freescale SPI格式。 当SPO为0时，它在ssiclk管脚上产生稳定的低电平。如果SPO为1，则在没有传输数据时在ssiclk管脚上产生稳定的高电平。
5:4	FRF	R/W	0x0	SSI帧格式选择 FRF 的值定义如下： 值 帧格式 0x0 Freescale SPI的帧格式 0x1 德州仪器同步串行的帧格式 0x2 MICROWIRE的帧格式 0x3 保留
3:0	DSS	R/W	0	

位/域	名称	类型	复位	描述
3:0	DSS	R/W	0x00	SSI数据长度选择 DSS的值定义如下:
				值 数据长度
				0x0-0x2 保留
				0x3 4-位数据
				0x4 5-位数据
				0x5 6-位数据
				0x6 7-位数据
				0x7 8-位数据
				0x8 9-位数据
				0x9 10-位数据
				0xA 11-位数据
				0xB 12-位数据
				0xC 13-位数据
				0xD 14-位数据
				0xE 15-位数据
				0xF 16-位数据


寄存器 2: SSI控制1 (SSICR1) , 偏移量 0x004

SSICR1 为控制寄存器1，其位域用来控制SSI模块内的各种功能。主机和从机模式功能就由该寄存器控制。

SSI控制1 (SSICR1)

偏移量 0x004

类型 R/W, 复位 0x0000.0000



位/域 名称 类型 复位 描述
31:4 保留 RO 0x00 软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。

3 SOD R/W 0 SSI从机模式输出禁止标志
该位只在从机模式 (MS=1) 中使用。在多从机系统中，SSI主机可以向系统中的所有从机广播一则消息，同时能保证只有一个从机将数据驱动到串行输出线上。在这样的系统中，多个从机的TXD线可以连在一起。在这样的系统中操作时，需对SOD位进行配置以使SSI从机不驱动SSITx管脚。

该SOD值如下定义：

值	描述
0	在从机输出模式中，SSI可驱动SSITx输出。
1	在从机模式中，SSI必须不可驱动SSITx输出。

2 MS R/W 0 SSI 主/从选择
该位选择主或从模式并且只有当SSI禁止 (SSE=0) 时才能修改。

该MS值如下定义：

值	描述
0	器件配置为主机。
1	器件配置为从机。

位/域	名称	类型	复位	描述
1	SSE	R/W	0	SSI 同步串行端口使能 将该位置位可使能 SSI 操作。 该 SSE 值如下定义： 值 描述 0 SSI 操作被禁能。 1 SSI 操作被使能。 注意： 在对任何控制器重新编程之前必须先把该位设置为0。
0	LBM	R/W	0	SSI 返回模式 将该位置位可使能回送 (loopback) 测试模式。 该 LBM 值如下定义： 值 描述 0 正常的串行端口操作使能。 1 发送串行移位寄存器的输出与接收串行移位寄存器的输入在内部相连。

寄存器 3: SSI数据 (SSIDR) , 偏移量 0x008

SSIDR为16位宽的数据寄存器。在对**SSIDR**寄存器进行读操作也就是对接收FIFO的入口（由当前FIFO读指针来指向）进行访问。当SSI接收逻辑从输入的数据帧中将数据转移出来后，将它们放入接收FIFO的入口（由当前FIFO写指针来指向）。

对**SSIDR**进行写操作也就是将数据写入发送FIFO的入口（由写指针来指向）。发送逻辑从发送FIFO中一次移出一个数据值。这个数据值被加载到发送串行移位器中，然后以设置好的位速率串行移出到SSITx管脚。


当所选的数据大小小于16位时，用户必须正确调整写入发送FIFO的数据。发送逻辑忽略未使用的位。小于16位的接收数据在接收缓冲区中自动调整。

当SSI设置为MICROWIRE帧格式时，发送数据的默认大小为8位（忽略最高有效字节）。接收数据的大小由程序员控制。即使当**SSICR1**寄存器的SSE位设置为0时，发送FIFO和接收FIFO也不会被清零。这样，可在使能SSI之前使用软件来填充发送FIFO。

SSI数据 (SSIDR)

偏移量 0x008

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:16	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读–修改–写操作过程中应当保持不变。
15:0	DATA	R/W	0x0000	SSI接收/发送数据 对这位域的读操作即是读接收FIFO。写操作即是写发送FIFO。 当SSI设置为数据大小小于16位时，软件必须正确地调整数据。发送逻辑将忽略顶部未使用的位。接收逻辑自动调整数据。


寄存器 4: SSI状态 (SSISR) , 偏移量 0x00C

SSISR 是一个状态寄存器，其位域用来表示FIFO的填充状态以及SSI忙状态。

SSI状态 (SSISR)

偏移量 0x00C

类型 RO, 复位 0x0000.0003



位/域	名称	类型	复位	描述						
0	TFE	R0	1	<p>SSI发送FIFO空标志</p> <p>该TFE值如下定义：</p> <table><thead><tr><th>值</th><th>描述</th></tr></thead><tbody><tr><td>0</td><td>发送 FIFO不为空。</td></tr><tr><td>1</td><td>发送 FIFO为空。</td></tr></tbody></table>	值	描述	0	发送 FIFO不为空。	1	发送 FIFO为空。
值	描述									
0	发送 FIFO不为空。									
1	发送 FIFO为空。									

寄存器 5: SSI时钟预分频 (SSICPSR) , 偏移量 0x010


SSICPSR 为时钟预分频寄存器, 它指定了分频因子, 在进一步使用系统时钟之前必须根据该分频因子对系统时钟进行分频。

写入该寄存器的值必须是2-254之间的一个偶数。所设的值的最低有效位硬编码为0。如果向该寄存器写入奇数, 则该寄存器读操作返回的值中, 最低有效位为0。

SSI时钟预分频 (SSICPSR)

偏移量 0x010

类型 R/W, 复位 0x0000.0000



寄存器 6: SSI中断屏蔽 (SSIIM) , 偏移量 0x014


SSIIM为中断屏蔽置位或清零寄存器。它是一个读/写寄存器，复位时所有位都清零。

对该寄存器执行读操作将获得相关中断屏蔽的当前值。向寄存器的特定位写1将设置屏蔽，使得中断能够读出。写0可清除对应的中断屏蔽。

SSI中断屏蔽 (SSIIM)

偏移量 0x014

类型 R/W, 复位 0x0000.0000




寄存器 7: SSI原始中断状态 (SSIRIS) , 偏移量 0x018

SSIRIS为原始中断状态寄存器。对其执行读操作可获得对应中断在屏蔽之前的当前原始中断状态值。写操作无效。

SSI原始中断状态 (SSIRIS)

偏移量 0x018

类型 RO, 复位 0x0000.0008




寄存器 8: SSI屏蔽后的中断状态 (SSIMIS) , 偏移量 0x01C

SSIMIS为屏蔽后的中断状态寄存器。对其执行读操作将获得对应中断在屏蔽后的当前状态值。写操作无效。

SSI屏蔽后的中断状态 (SSIMIS)

偏移量 0x01C
类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:4	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	TXMIS	RO	0	SSI发送FIFO屏蔽后的中断状态 该位置位表示发送FIFO为半空或少于半空。
2	RXMIS	RO	0	SSI接收FIFO屏蔽后的中断状态 该位置位表示接收FIFO为半空或多于半空。
1	RTMIS	RO	0	SSI接收超时屏蔽后的中断状态 该位置位表示发生接收超时。
0	RORMIS	RO	0	SSI接收溢出屏蔽后的中断状态 该位置位表示接收FIFO溢出。

寄存器 9: SSI中断清零 (SSIICR) , 偏移量 0x020

SSIICR是中断清零寄存器。向该寄存器写1可将对应中断清零。写0无效。

SSI中断清零 (SSIICR)

偏移量 0x020
类型 W1C, 复位 0x0000.0000




寄存器 10: SSI外设标识4 (SSIPeriphID4) , 偏移量 0xFD0

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识4 (SSIPeriphID4)

偏移量 0xFD0

类型 RO, 复位 0x0000.0000




寄存器 11: SSI外设标识 5 (SSIPeriphID5) , 偏移量 0xFD4

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识 5 (SSIPeriphID5)

偏移量 0xFD4

类型 RO, 复位 0x0000.0000




寄存器 12: SSI外设标识6 (SSIPeriphID6) , 偏移量 0xFD8

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识6 (SSIPeriphID6)

偏移量 0xFD8

类型 RO, 复位 0x0000.0000




寄存器 13: SSI外设标识7 (SSIPeriphID7) , 偏移量 0xFDC

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识7 (SSIPeriphID7)

偏移量 0xFDC

类型 RO, 复位 0x0000.0000




寄存器 14: SSI外设标识0 (SSIPeriphID0) , 偏移量 0xFE0

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识0 (SSIPeriphID0)

偏移量 0xFE0

类型 RO, 复位 0x0000.0022



位/域	名称	类型	复位	描述
31:8	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	PID0	RO	0x22	SSI外设ID寄存器[7:0] 可被软件用来标识外设的存在。


寄存器 15: SSI外设标识 1 (SSIPeriphID1) , 偏移量 0xFE4

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识 1 (SSIPeriphID1)

偏移量 0xFE4

类型 RO, 复位 0x0000.0000




寄存器 16: SSI外设标识 2 (SSIPeriphID2) , 偏移量 0xFE8

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识 2 (SSIPeriphID2)

偏移量 0xFE8

类型 RO, 复位 0x0000.0018




寄存器 17: SSI外设标识 3 (SSIPeriphID3) , 偏移量 0xFEC

SSIPeriphIDn 为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI外设标识 3 (SSIPeriphID3)

偏移量 0xFEC

类型 RO, 复位 0x0000.0001




寄存器 18: SSI PrimeCell标识0 (SSIPCellID0) , 偏移量 0xFF0

SSIPCellIDn为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI PrimeCell标识0 (SSIPCellID0)

偏移量 0xFF0

类型 RO, 复位 0x0000.000D



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	CID0	RO	0x0D	SSI PrimeCell ID 寄存器[7:0] 为软件提供一个标准的交叉外设识别系统。


寄存器 19: SSI PrimeCell标识1 (SSIPCellID1) , 偏移量 0xFF4

SSIPCellIDn为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI PrimeCell标识1 (SSIPCellID1)

偏移量 0xFF4

类型 RO, 复位 0x0000.00F0




寄存器 20: SSI PrimeCell标识2 (SSIPCellID2) , 偏移量 0xFF8

SSIPCellIDn为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI PrimeCell标识2 (SSIPCellID2)

偏移量 0xFF8

类型 RO, 复位 0x0000.0005



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
7:0	CID2	RO	0x05	SSI PrimeCell ID 寄存器 [23:16] 为软件提供一个标准的交叉外设识别系统。


寄存器 21: SSI PrimeCell标识3 (SSIPCellID3) , 偏移量 0xFFC

SSIPCellIDn为硬编码的寄存器，该寄存器中的位域决定了复位值。

SSI PrimeCell标识3 (SSIPCellID3)

偏移量 0xFFC

类型 RO, 复位 0x0000.00B1



15 内部集成电路(I²C)接口


内部集成电路(I²C)总线通过采用两线设计(串行数据线SDA和串行时钟线SCL)来提供双向的数据传输，并连接到串行存储器(RAM和ROM)、网络设备、LCD、音频发生器等外部I²C设备上。I²C总线也可在产品的开发和生产过程中用于系统的测试和诊断。LM3S1138微控制器包括2个I²C模块，提供与总线上其它I²C器件相互作用(发送和接收)的能力。

I²C总线上的设备可被指定为主机或从机。每个Stellaris[®]I²C模块支持这些设备作为主机或从机来发送和接收数据，也支持它们作为主机和从机的同步操作。总共有4种I²C模式：主机发送、主机接收、从机发送和从机接收。该Stellaris[®]I²C模块可在两种速率下工作：标准速率(100Kbps)和高速速率(400Kbps)。

I²C主机和从机都可以产生中断；该I²C主机在发送或接收操作完成(或由于错误中止)时产生中断以及I²C从机在主机已向其发送数据或发出请求时产生中断。

15.1 方框图

图 15-1. I²C 方框图




15.2 功能描述

每个I²C模块由主机和从机两个功能组成，这两个功能均可作为独立的外设来实现。对于正确的操作，SDA和SCL管脚必须被连接到双向的开漏引脚(pad)。典型的I²C总线配置如图15-2在351页所示。

关于I²C时序框图，请见“I²C”在414页。

图 15-2. I²C 总线配置



15.2.1 I²C 总线功能概述

I²C 总线仅使用两个信号：SDA 和 SCL，这两个信号在 Stellaris® 微控制器中被称为 I2CSDA 和 I2CSCL。SDA 是双向串行数据线，SCL 是双向串行时钟线。当 SDA 和 SCL 线都为高电平时，总线处于空闲状态。

I²C 总线上的每次操作都是 9 位，包括 8 个数据位和 1 个应答位。每次传输的字节数（在有效的起始和停止条件之间根据时间来定义，在“起始和停止条件”在 352 页中详述）没有限制，但每个字节后必须跟随一个应答位，并且数据必须先传输 MSB 位。当接收器不能接收另一个完整的字节时，它可以保持时钟线 SCL 为低电平并强制发送器进入等待状态。当接收器释放时钟线 SCL 时数据传输继续进行。

15.2.1.1 起始和停止条件

I²C 总线协议定义了两种状态来开始和结束传输：起始和停止。当 SCL 为高电平时，SDA 线上由高到低的跳变被定义为起始条件，由低到高的跳变被定义为停止条件。总线在起始条件之后被视为忙状态，在停止条件之后被视为空闲(free)状态。见 图 15-3 在 352 页。


图 15-3. 起始和停止条件



15.2.1.2 带有7位地址的数据格式


数据传输的格式如 图 15-4 在 352 页所示。从机地址在起始条件之后发送。该地址为 7 位，后面跟的第 8 位是数据方向位 (I²CMSA 寄存器中的 R/S 位)。数据方向位为 0 表示传输 (发送)；为 1 表示请求数据 (接收)。数据传输始终由主机产生的停止条件来中止。然而，主机仍然可以在总线上通过产生重复的起始条件并寻址另一个从机进行通信，而无需先产生停止条件。因此，在一次传输过程中可能会存在各种不同组合的接收/发送格式。

图 15-4. 带有7位地址的完整的数据传输。



首字节的前面 7 位组成了从机地址（见 图 15-5 在 352 页）。第 8 位决定了消息的方向。首字节的 R/S 位为 0 表示主机将向所选择的从机写 (发送) 数据，该位为 1 表示主机将接收来自从机的数据。


图 15-5. 首字节的 R/S 位



15.2.1.3 数据有效性

在时钟的高电平周期期间，**SDA**线上的数据必须保持稳定，数据线仅可在时钟**SCL**为低电平时改变（见图 15-6 在 353页）。

图 15-6. 在 I²C 总线的位传输过程中的数据有效性



15.2.1.4 应答

所有总线传输都带有所需的应答时钟周期，该时钟周期由主机产生。发送器（可以是主机或从机）在应答周期过程中释放**SDA**线。为了应答传输，接收器必须在应答时钟周期过程中拉低**SDA**。接收器在应答周期过程中发出的数据必须符合“数据有效性”在 353页中说明的数据有效性的要求。

当从机接收器不应答从机地址时，从机必须将**SDA**保持在高电平状态，使得主机可产生停止条件来中止当前的传输。如果主机在传输过程中用作接收器，那么它有责任应答从机发出的每次传输。由于主机控制着传输中的字节数，因此它通过在最后一个数据字节上不产生应答来向从机发送器指示数据的结束。然后从机发送器必须释放**SDA**线，以便主机可以产生停止条件或重复起始条件。

15.2.1.5 仲裁

只有在总线空闲时，主机才可以启动传输。在起始条件的最少保持时间内，两个或两个以上的主机都有可能产生起始条件。在这些情况下，当**SCL**为高电平时仲裁机制在**SDA**线上产生。在仲裁过程中，第一个竞争的主机器件在**SDA**上设置‘1’(高电平)，而另一个主机发送‘0’(低电平) 将关闭 (**switch off**) 其数据输出阶段并退出直至总线再次空闲。

仲裁可以在几个位上发生。仲裁的第一个阶段是比较地址位，如果两个主机都试图寻址相同的器件，则仲裁继续比较数据位。

15.2.2 可用的速率模式

I²C时钟速率由下列参数决定：CLK_PRD, TIMER_PRD, SCL_LP和SCL_HP。

其中：

CLK_PRD为系统时钟周期

SCL_LP 为SCL时钟的低电平阶段（固定为6）

SCL_HP 为SCL时钟的高电平阶段（固定为4）

TIMER_PRD在 I²C 主机定时器周期 (**I2CMTPR**) 寄存器中是已设定的值（见 368页）。

I²C 时钟周期的计算如下：

$$\text{SCL_PERIOD} = 2 * (1 + \text{TIMER_PRD}) * (\text{SCL_LP} + \text{SCL_HP}) * \text{CLK_PRD}$$

例如：

```
CLK_PRD = 50 ns
TIMER_PRD = 2
```

SCL_LP=6
SCL_HP=4

得出的 SCL 频率为：

$$1/T = 333 \text{ KHz}$$

表 15-1 在 354 页给出了定时器周期、系统时钟和速率模式（标准或高速）的例子。

表 15-1. **I²C** 主机定时器周期与速率模式的例子

系统时钟	定时器周期	标准模式	定时器周期	高速模式
4 Mhz	0x01	100 Kbps	-	-
6 Mhz	0x02	100 Kbps	-	-
12.5 Mhz	0x06	89 Kbps	0x01	312 Kbps
16.7 Mhz	0x08	93 Kbps	0x02	278 Kbps
20 Mhz	0x09	100 Kbps	0x02	333 Kbps
25 Mhz	0x0C	96.2 Kbps	0x03	312 Kbps
33Mhz	0x10	97.1 Kbps	0x04	330 Kbps
40Mhz	0x13	100 Kbps	0x04	400 Kbps
50Mhz	0x18	100 Kbps	0x06	357 Kbps

15.2.3 中断

I²C 可在观察到下列条件时产生中断：

- 主机传输完成
- 主机传输错误
- 已接收从机传输
- 已请求从机传输

I²C 主机和 **I²C** 模块都有各自的中断信号。当两个模块都可产生多个条件的中断时，只有一个中断信号被发送到中断控制器。

15.2.3.1 **I²C** 主机中断

当传输结束（发送或接收）、或在传输过程中出现错误时，**I²C** 主机模块产生一个中断。要使能 **I²C** 主机中断，软件必须写 '1' 到 **I²C** 主机中断屏蔽 (**I2CMIMR**) 寄存器。当符合中断条件时，软件必须检查 **I²C** 主机控制/状态 (**I2CMCS**) 寄存器的 ERROR 位来确认错误不是在最后一次传输中产生。如果最后一次传输没有被从机应答或如果主机由于与另一个主机竞争时丢失仲裁而被强制放弃总线的所有权，那么会发出一个错误条件。如果没有检测到错误，则应用可继续执行传输。中断通过写 '1' 到 **I²C** 主机中断清零 (**I2CMICR**) 寄存器来清除。

如果应用不要求使用中断，那么原始中断状态总是可通过 **I²C** 主机原始中断状态 (**I2CMRIS**) 寄存器来看到。

15.2.3.2 **I²C** 从机中断

从机模块在它接收到来自 **I²C** 主机的请求时产生中断。为了使能 **I²C** 从机中断，写 '1' 到 **I²C** 从机中断屏蔽 (**I2CSIMR**) 寄存器。通过检查 **I²C** 从机控制/状态 (**I2CSCSR**) 寄存器的 RREQ 和 TREQ 位，软件确定模块是否应该写（发送）数据到 **I²C** 从机数据 (**I2CSDR**) 寄存器或从该寄存器中读取（接

收) 数据。如果从机模块在接收模式中且传输的第一个字节被接收, 那么 FBR位与 RREQ位一起置位。通过写 '1' 到 I²C 从机中断清除 (I2CSICR) 寄存器来清除中断。

如果应用不要求使用中断, 那么原始中断状态总是可以通过 I²C 从机原始中断状态 (I2CSRIS) 寄存器观察到。

15.2.4 回送操作

该 I²C 模块可放置到内部回送模式以用于诊断或调试工作。这通过置位 I²C 主机配置 (I2CMCR) 寄存器的 LPBK 位来完成。在回送模式中, 主机和从机模块的SDA和SCL信号结合在一起。

15.2.5 命令序列流程图

该小节详述了在主机和从机模式下执行不同的 I²C 传输类型所要求的步骤。

15.2.5.1 I²C 主机命令序列

下图所示为 I²C 主机可用的命令序列。

图 15-7. 主机单次发送




图 15-8. 主机单次接收




图 15-9. 主机突发发送




图 15-10. 主机突发接收




图 15-11. 在突发发送后主机突发接收






图 15-12. 在突发接收后主机突发发送



15.2.5.2 I²C 从机命令序列

图 15-13 在 361页说明 I²C 从机可用的命令序列。

图 15-13. 从机命令序列



15.3 初始化和配置

下面的例子说明了如何配置 I²C 模块作为主机来发送一个字节。这假设系统时钟为 20 MHz。

1. 通过在系统控制模块中写 0x0000.1000 的值到 **RCGC1** 寄存器来使能 I²C 时钟。
2. 在系统控制模块中通过 **RCGC2** 寄存器使能相应的 GPIO 模块的时钟。
3. 在 GPIO 模块中，使用 **GPIOAFSEL** 寄存器来使能相应的管脚以用于它们可选的功能。同时，确保使能相同的管脚以用于开漏操作。
4. 通过向 **I2CMCR** 寄存器写 0x0000.0020 的值来初始化 I²C 主机。
5. 通过向 **I2CMTPR** 寄存器写入正确的值来设置所需的 100 Kbps SCL 时钟速率。写入 **I2CMTPR** 寄存器的值反映了在一个 SCL 时钟周期中系统时钟周期的数目。TPR 值由下面的等式确定：

$$\text{TPR} = (\text{系统时钟} / (2 * (\text{SCL_LP} + \text{SCL_HP}) * \text{SCL_CLK})) - 1; \quad \text{TPR} = (20\text{MHz} / (2 * (6$$

 向 **I2CMTPR** 寄存器写 0x0000.0009 的值。
6. 指定主机的从机地址并且下一个操作将是发送，通过向 **I2CMSA** 寄存器写 0x0000.0076 的值。这设置了从机地址为 0x3B。
7. 通过向 **I2CMDR** 寄存器写入所需的数据来设置数据寄存器中准备发送的数据（字节）。
8. 通过向 **I2CMCS** 寄存器写入 0x0000.0007 的值来启动从主机到从机一个字节的数据发送（STOP, START, RUN）。
9. 等待直到传输结束，通过查询 **I2CMCS** 寄存器的 BUSBSY 位直至它已被清零。

15.4 I²C 寄存器映射

表 15-2 在 362页列出 I²C 寄存器。给出的所有地址都是相对 I²C 主机和从机的基址而言的：

- I²C 主机 0: 0x4002.0000
- I²C 从机 0: 0x4002.0800
- I²C 主机1: 0x4002.1000
- I²C 从机1: 0x4002.1800

表 15-2. 内部集成电路 (I²C) 接口 寄存器映射

偏移量	名称	类型	复位	描述	见页面
I²C 主机					
0x000	I2CMSA	R/W	0x0000.0000	I ² C 主机从地址	363
0x004	I2CMCS	R/W	0x0000.0000	I ² C 主机控制/状态	364
0x008	I2CMDR	R/W	0x0000.0000	I ² C 主机数据	367
0x00C	I2CMTPR	R/W	0x0000.0001	I ² C 主机定时器周期	368
0x010	I2CMIMR	R/W	0x0000.0000	I ² C 主机中断屏蔽	369
0x014	I2CMRIS	RO	0x0000.0000	I ² C 主机原始中断状态	370
0x018	I2CMMIS	RO	0x0000.0000	I ² C 主机屏蔽后的中断状态	371
0x01C	I2CMICR	WO	0x0000.0000	I ² C 主机中断清除	372
0x020	I2CMCR	R/W	0x0000.0000	I ² C 主机配置	373
I²C 从机					
0x000	I2CSOAR	R/W	0x0000.0000	I ² C 从机自身地址	374
0x004	I2CSCSR	RO	0x0000.0000	I ² C 从机控制/状态	375
0x008	I2CSDR	R/W	0x0000.0000	I ² C 从机数据	377
0x00C	I2CSIMR	R/W	0x0000.0000	I ² C 从机中断屏蔽	378
0x010	I2CSRIS	RO	0x0000.0000	I ² C 从机原始中断状态	379
0x014	I2CSMIS	RO	0x0000.0000	I ² C 从机屏蔽后的中断状态	380
0x018	I2CSICR	WO	0x0000.0000	I ² C 从机中断清除	381

15.5 寄存器描述 (I²C 主机)

本章的以下内容将按地址偏移量的数字顺序列举并描述 I²C 主机寄存器。同见“寄存器描述 (I²C 从机)”在 373页。


寄存器 1: I²C 主机从地址 (I2CMSA) , 偏移量 0x000

该寄存器包括8个位: 7个地址位(A6-A0)和1个接收/发送位, 这个接收/发送位决定了下一个操作是接收 (高电平) 还是发送 (低电平) 。

I2C 主机从地址 (I2CMSA)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



值 描述
0 Send.
1 Receive.

寄存器 2: I²C 主机控制/状态 (I2CMCS)，偏移量 0x004

对该寄存器执行写操作时访问4个控制位，执行读操作时访问7个状态位。

状态寄存器包括7个位，在执行读操作时这7个位决定了I²C 总线控制器的状态。

控制寄存器包括4个位：RUN, START, STOP和 ACK位。START 位产生起始或重复起始条件。


STOP 位决定周期是在数据周期结束时停止，还是作为突发(burst)操作继续执行。要产生一个发送周期，就需要向 I²C 主机从地址 (I2CMSA) 寄存器写入所需的地址，R/S 位设为0，并且向控制寄存器写入 ACK=X (0 或 1), STOP=1, START=1且 RUN=1 来执行操作和停止。当操作完成（或由于错误中止）时，中断管脚变为有效且数据可从I2CMDR寄存器中读出。当 I²C 模块在主机接收器模式下操作时，ACK位必须被设为逻辑1。这使得 I²C 总线控制器在每个字节后自动发送一个应答。当 I²C 总线控制器不再需要从机发送器发送数据时，该位必须复位。

只读状态寄存器

I²C 主机控制/状态 (I2CMCS)

偏移量 0x004

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
1	ERROR	RO	0	错误 该位表示上一次总线操作的结果。如果该位置位，则表示上一次操作出现了错误；否则表示没有检测到错误。错误可能来自没有被应答的从机地址或没有被应答的发送数据，或者是由于控制器丢失仲裁而产生。
0	BUSY	RO	0	I ² C 忙 该位表示控制器的状态。如果该位置位，则控制器为忙状态；否则，控制器为空闲状态。当 BUSY 位置位时，其它的状态位无效。

只写控制寄存器

I²C 主机控制/状态 (I2CMCS)

偏移量 0x004
类型 WO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:4	保留	WO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
3	ACK	WO	0	数据应答使能 当该位置位时，主机自动应答已接收的数据字节。见表 15-3 在 366页 中的字段说明。
2	STOP	WO	0	产生停止条件 当该位置位时，产生停止条件。见表 15-3 在 366页 中的字段说明。
1	START	WO	0	产生起始条件 当该位置位时，产生起始或重复起始条件。见表 15-3 在 366页 中的字段说明。
0	RUN	WO	0	I ² C 主机使能 当该位置位时，允许主机发送或接收数据。见表 15-3 在 366页 中的字段说明。

表 15-3. I2CMCS[3:0] 字段的写操作字段说明

当前状态	I2CMSA[0]	I2CMCS[3:0]				描述
	R/S	ACK	STOP	START	RUN	
空闲	0	X ^a	0	1	1	START条件之后跟随SEND (主机进入主机发送状态)。
	0	X	1	1	1	START条件之后跟随SEND和STOP条件 (主机保持在空闲状态)。
	1	0	0	1	1	START条件之后跟随带有非应答的接收操作 (主机进入主机接收状态)。
	1	0	1	1	1	START条件之后跟随RECEIVE和STOP条件 (主机保持在空闲状态)。
	1	1	0	1	1	START条件之后跟随 RECEIVE (主机进入主机接收状态)。
	1	1	1	1	1	非法。
	其它所有没列出的组合都不执行任何操作。					NOP
主机发送	X	X	0	0	1	发送操作 (主机保持在主机发送状态)。
	X	X	1	0	0	STOP条件 (主机进入空闲状态)。
	X	X	1	0	1	SEND之后跟随STOP条件 (主机进入空闲状态)。
	0	X	0	1	1	重复START条件之后跟随SEND (主机保持在主机发送状态)。
	0	X	1	1	1	重复的START条件之后跟随SEND和STOP条件 (主机进入空闲状态)。
	1	0	0	1	1	重复START条件之后跟随带有非应答的接收操作 (主机进入主机接收状态)。
	1	0	1	1	1	重复START条件之后跟随SEND和STOP条件 (主机进入空闲状态)。
	1	1	0	1	1	重复START条件之后跟随 RECEIVE (主机进入主机接收状态)。
	1	1	1	1	1	非法。
	其它所有没列出的组合都不执行任何操作。					NOP
主机接收	X	0	0	0	1	带有非应答的接收操作 (主机保持在主机接收状态)。
	X	X	1	0	0	STOP条件 (主机进入空闲状态) ^b 。
	X	0	1	0	1	RECEIVE 接收之后跟随STOP条件 (主机进入空闲状态)。
	X	1	0	0	1	接收操作 (主机保持在主机接收状态)。
	X	1	1	0	1	非法。
	1	0	0	1	1	重复的START条件之后跟随带有非应答的接收操作 (主机保持在主机接收状态)。
	1	0	1	1	1	重复的START条件之后跟随 RECEIVE和STOP条件 (主机进入空闲状态)。
	1	1	0	1	1	重复的START条件之后跟随 RECEIVE (主机保持在主机接收状态)。
	0	X	0	1	1	重复的START条件之后跟随SEND (主机进入主机发送状态)。
	0	X	1	1	1	重复的START条件之后跟随SEND和STOP条件 (主机进入空闲状态)。
	其它所有没列出的组合都不执行任何操作。					NOP

a. 表格中的X说明该位可以设置成0或1。

b. 在主机接收模式下，STOP条件仅在主机执行数据非应答或从机执行地址非应答后产生。


寄存器 3: I²C 主机数据 (I2CMDR) , 偏移量 0x008

该寄存器含有在主机发送状态中准备发送的数据, 以及在主机接收状态中接收到的数据。

I²C 主机数据 (I2CMDR)

偏移量 0x008

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:8	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件, 保留位的值在读–修改–写操作过程中应当保持不变。
7:0	DATA	R/W	0x00	数据传输 操作过程中传输的数据。


寄存器 4: I²C 主机定时器周期 (I2CMTPR) , 偏移量 0x00C

该寄存器指定SCL时钟的周期。

I²C 主机定时器周期 (I2CMTPR)

偏移量 0x00C

类型 R/W, 复位 0x0000.0001




寄存器 5: I²C 主机中断屏蔽 (I2CMIMR) , 偏移量 0x010

该寄存器控制是否将原始中断提交到控制器中断。

I²C 主机中断屏蔽 (I2CMIMR)

偏移量 0x010

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
0	IM	R/W	0	中断屏蔽 该位控制是否将原始中断提交到控制器中断。如果该位置位，则不屏蔽中断并且提交中断；否则，中断被屏蔽。


寄存器 6: I²C 主机原始中断状态 (I2CMRIS) , 偏移量 0x014

该寄存器表示是否有中断正等待处理(pending)。

I²C 主机原始中断状态 (I2CMRIS)

偏移量 0x014

类型 RO, 复位 0x0000.0000




寄存器 7: I²C 主机屏蔽后的中断状态 (I2CMMIS) , 偏移量 0x018

该寄存器表示是否发出中断信号。

I²C 主机屏蔽后的中断状态 (I2CMMIS)

偏移量 0x018

类型 RO, 复位 0x0000.0000




寄存器 8: I²C 主机中断清除 (I2CMICR) , 偏移量 0x01C

该寄存器清除原始中断。

I²C 主机中断清除 (I2CMICR)

偏移量 0x01C

类型 WO, 复位 0x0000.0000




寄存器 9: I²C 主机配置 (I2CMCR) , 偏移量 0x020

该寄存器对模式 (主机或从机) 进行配置，并为测试模式回送(loopback)设置接口。

I²C 主机配置 (I2CMCR)

偏移量 0x020

类型 R/W, 复位 0x0000.0000



15.6 寄存器描述 (I²C 从机)

本章的以下内容将按地址偏移量的数字顺序列举并描述 I²C 从机寄存器。同见“寄存器描述 (I²C 主机)”在 362 页。


寄存器 10: I²C 从机自身地址 (I2CSOAR) , 偏移量 0x000

该寄存器包括7个地址位，以识别 I²C 总线上的Stellaris® I²C 设备。

I²C 从机自身地址 (I2CSOAR)

偏移量 0x000

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:7	保留	RO	0x0000	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
6:0	OAR	R/W	0x0000	I ² C 从机自身地址 该字段表示从机地址的A6到A0。

寄存器 11: I²C 从机控制/状态 (I2CSCSR) , 偏移量 0x004

对寄存器执行写操作时访问1个控制位，执行读操作时访问3个状态位。

只读状态寄存器包括3个位：FBR, RREQ和TREQ 位。接收到的第一字节(FBR)位仅在Stellaris[®]器件检测到其自身从地址并接收到第一个来自I²C主机的数据字节之后才会置位。接收请求(RREQ)位表示 Stellaris[®]I²C设备已接收到来自I²C主机的数据字节。从I²C从机数据(I2CSDR)寄存器中读取一个数据字节来清零RREQ位。发送请求(TREQ)位表示 Stellaris[®]I²C设备作为从机发送器被寻址。写一个数据字节到I²C从机数据(I2CSDR)寄存器来清零TREQ位。


只写控制寄存器包括一个位：DA位。DA位使能和禁能 Stellaris[®]I²C从机操作。

只读状态寄存器

I²C 从机控制/状态 (I2CSCSR)

偏移量 0x004

类型 RO, 复位 0x0000.0000




位/域	名称	类型	复位	描述
31:3	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
2	FBR	RO	0	接收到的第一个字节 表示接收到的紧跟从机自身地址后的第一个字节。该位仅在 RREQ 位置位时有效，并且从I2CSDR 寄存器读完数据后自动清零。 注意： 该位不用于从机发送操作。
1	TREQ	RO	0	发送请求 该位表示与未处理(outstanding) 的发送请求相关的 I ² C从机的状态。如果该位置位，则 I ² C已作为从机发送器被寻址，并使用扩展时钟将主机延时，直至数据已被写入I2CSDR寄存器。否则，没有未处理的发送请求。
0	RREQ	RO	0	接收请求 该位表示与未处理的接收请求相关的 I ² C从机的状态。如果该位置位，则 I ² C 单元含有来自 I ² C 主机的未处理的接收数据，并使用扩展时钟来延时主机直至数据已从I2CSDR 寄存器中读取。否则，没有未处理的接收数据。

只写控制寄存器

I²C 从机控制/状态 (I2CSCSR)

偏移量 0x004

类型 WO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
0	DA	WO	0	设备有效 值 描述 0 禁能 I ² C 从机操作。 1 使能 I ² C 从机操作。


寄存器 12: I²C 从机数据 (I2CSDR) , 偏移量 0x008

该寄存器含有在从机发送状态中准备发送的数据, 以及在从机接收状态中接收到的数据。

I²C 从机数据 (I2CSDR)

偏移量 0x008

类型 R/W, 复位 0x0000.0000




寄存器 13: I²C从机中断屏蔽 (I2CSIMR) , 偏移量 0x00C

该寄存器控制是否将原始中断提交到控制器中断。

I²C从机中断屏蔽 (I2CSIMR)

偏移量 0x00C

类型 R/W, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
0	IM	R/W	0	该位控制是否将原始中断提交到控制器中断。如果该位置位，则不屏蔽中断并且提交中断；否则，中断被屏蔽。


寄存器 14: I²C 从机原始中断状态 (I2CSRIS) , 偏移量 0x010

该寄存器表示是否有中断正等待处理(pending)。

I²C 从机原始中断状态 (I2CSRIS)

偏移量 0x010

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
0	RIS	RO	0	原始中断状态 该位表示 I ² C 从机模块的原始中断状态（在屏蔽之前）。如果该位置位，则有中断正等待处理；否则，没有正等待处理的中断。


寄存器 15: I²C 从机屏蔽后的中断状态 (I2CSMIS)，偏移量 0x014

该寄存器表示是否发出中断信号。

I²C 从机屏蔽后的中断状态 (I2CSMIS)

偏移量 0x014

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:1	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读-修改-写操作过程中应当保持不变。
0	MIS	RO	0	屏蔽后的中断状态 该位表示 I ² C 从机模块的原始中断状态（在屏蔽之后）。如果该位置位，则产生中断信号；否则，表示在该位上一次清零后没有产生中断。


寄存器 16: I²C 从机中断清除 (I2CSICR) , 偏移量 0x018

该寄存器清除原始中断。

I²C 从机中断清除 (I2CSICR)

偏移量 0x018

类型 WO, 复位 0x0000.0000



16 模拟比较器

模拟比较器是一种外设，它能够比较两个模拟电压的大小，并通过自身提供的逻辑输出端将比较结果以信号的形式输出。

LM3S1138 控制器提供3个独立的集成模拟比较器，可配置模拟比较器来驱动输出或产生中断或ADC 事件。

注意： 不是所有比较器都可以选择驱动输出管脚。详见“比较器工作模式”表。


比较器可将测试电压与下面的其中一种电压相比较：

- 独立的外部参考电压
- 一个共用的外部参考电压
- 共用的内部参考电压

比较器可以向器件管脚提供输出，以替换板上的模拟比较器，或可以使用比较器通过中断或触发ADC 通知应用让它开始捕获采样序列。中断产生逻辑和ADC触发是各自独立的。这就意味着，中断可以在上升沿产生，而ADC在下降沿触发。

16.1 结构图

图 16-1. 模拟比较器模块的结构图



16.2 功能描述


重要: 建议将模拟输入管脚的数字-输入使能 (GPIO模块的GPIODEN位), 以防止从I/O端口中吸收过量的电流。

比较器通过比较VIN-和VIN+输入来产生输出VOUT。

VIN- < VIN+, VOUT = 1
VIN- > VIN+, VOUT = 0

如图 16-2 在 383页所示, VIN- 的输入源是一个外部输入电压。而VIN+的输入源除了外部输入电压之外, 还可以是比较器0的+ve输入或内部参考电压。

图 16-2. 比较单元的结构



比较器是通过两个状态/控制寄存器(**ACCTL** 和 **ACSTAT**)来配置的。而内部参考电压则是通过一个控制寄存器 (**ACREFCTL**)来配置的。至于中断的状态和控制要通过三个寄存器(**ACMIS**、**ACRIS**和**ACINTEN**)来配置。比较器的工作模式请参考“比较器工作模式”表。

通常, 会在内部使用比较器输出来产生控制器中断。但比较器也可以用来驱动外部管脚或产生模数转换器 (ADC) 触发信号。

重要: 在使用模拟比较器之前必须置位某些寄存器位值。比较器输入和输出管脚的正确端口配置在“比较器工作模式”表中有描述。

表 16-1. 比较器0的工作模式

ACCNTL0		比较器 0				
ASRCP		VIN-	VIN+	输出	中断	ADC 触发信号
00		C0-	C0+	C0o	是	是
01		C0-	C0+	C0o	是	是
10		C0-	Vref	C0o	是	是

ACCNTL0 比较器 0					
ASRCP	VIN-	VIN+	输出	中断	ADC 触发信号
11	C0-	保留	C0o	是	是

表 16-2. 比较器1的工作模式

ACCNTL1 比较器 1					
ASRCP	VIN-	VIN+	输出	中断	ADC 触发信号
00	C1-	C1o/C1+ ^a	C1o/C1+	是	是
01	C1-	C0+	C1o/C1+	是	是
10	C1-	Vref	C1o/C1+	是	是
11	C1-	保留	C1o/C1+	是	是

a. C1o 和 C1+ 信号共用一个管脚，且该管脚只可以使用其中一个信号。

表 16-3. 比较器2的工作模式


ACCNTL2 比较器 2					
ASRCP	VIN-	VIN+	输出	中断	ADC 触发信号
00	C2-	C2o/C2+ ^a	C2o/C2+	是	是
01	C2-	C0+	C2o/C2+	是	是
10	C2-	Vref	C2o/C2+	是	是
11	C2-	保留	C2o/C2+	是	是

a. C2o 和 C2+ 信号共用一个管脚，且该管脚只可以使用其中一个信号。

16.2.1 内部参考编程

内部的参考结构如图 16-3 在 384页所示。该结构通过一个配置寄存器(**ACREFCTL**)来控制。表 16-4 在 384页列出的是用于获得(develop)特定的内部参考值的编程选项，以便将外部电压与内部产生的特定电压进行比较。

图 16-3. 比较器内部参考结构

表 16-4. 内部参考电压和**ACREFCTL**位域的值

ACREFCTL 寄存器		基于 VREF 位域的输出参考电压
EN 位的值	RNG 位的值	
EN=0	RNG=X	无论VREF为任何值,地面(GND)电压都为0; 然而, 建议使用RNG=1且VREF=0来获得最小噪声的参考地。

ACREFCTL 寄存器		基于VREF位域的输出参考电压
EN 位的值	RNG 位的值	
EN=1	RNG=0	<p>阶梯电阻的总阻值为32R。</p> $V_{REF} = AV_{DD} \times \frac{R_{VREF}}{R_T}$ $V_{REF} = AV_{DD} \times \frac{(VREF + 8)}{32}$ $V_{REF} = 0.825 + 0.103 VREF$ <p>在该模式中内部参考电压的范围是0.825–2.37V。</p>
	RNG=1	<p>阶梯电阻的总阻值为24R。</p> $V_{REF} = AV_{DD} \times \frac{R_{VREF}}{R_T}$ $V_{REF} = AV_{DD} \times \frac{(VREF)}{24}$ $V_{REF} = 0.1375 \times VREF$ <p>在该模式中内部参考电压的范围是0.0–2.0625V。</p>

16.3 初始化和配置

下面的例子展示了应如何配置模拟比较器才能从内部寄存器中读回其输出值。

1. 向系统控制模块中的**RCGC1**寄存器写入0x0010.0000的值来使能模拟比较器0的时钟。
2. 在GPIO模块中，使能与 C0- 相关的GPIO端口/管脚并将其用作GPIO输入。
3. 向**ACREFCTL** 寄存器写入0x0000.030C,从而将内部电压参考配置为1.65V。
4. 向**ACCTL0**寄存器写入0x0000.040C，从而将比较器0配置为使用内部电压参考，且不将C0o管脚上的输出反相。
5. 延迟一段时间。
6. 读取**ACSTAT0** 寄存器的OVAL值，便可获得比较器的输出值。

改变C0-上输入信号的电平以观察OVAL值的变化。

16.4 寄存器映射

表 16-5 在 386页列出了比较器寄存器。表中所列偏移量是寄存器地址相对于模拟比较器基址 0x4003.C000的十六进制地址增量。

表 16-5. 模拟比较器 寄存器映射

偏移量	名称	类型	复位	描述	见页面
0x00	ACMIS	R/W1C	0x0000.0000	模拟比较器屏蔽后的中断状态	387
0x04	ACRIS	RO	0x0000.0000	模拟比较器原始中断状态	388
0x08	ACINTEN	R/W	0x0000.0000	模拟比较器中断使能	389
0x10	ACREFCTL	R/W	0x0000.0000	模拟比较器参考电压控制	390
0x20	ACSTAT0	RO	0x0000.0000	模拟比较器状态0	391
0x24	ACCTL0	R/W	0x0000.0000	模拟比较器控制0	392
0x40	ACSTAT1	RO	0x0000.0000	模拟比较器状态1	391
0x44	ACCTL1	R/W	0x0000.0000	模拟比较器控制1	392
0x60	ACSTAT2	RO	0x0000.0000	模拟比较器状态2	391
0x64	ACCTL2	R/W	0x0000.0000	模拟比较器控制2	392

16.5 寄存器描述

本节内容将按地址偏移量的数字顺序来列举并且描述模拟比较器寄存器。


寄存器 1: 模拟比较器屏蔽后的中断状态 (ACMIS) , 偏移量0x00

该寄存器汇总了比较器的 (经过屏蔽后的) 中断状态。

模拟比较器屏蔽后的中断状态 (ACMIS)

偏移量 0x00

类型 R/W1C, 复位 0x0000.0000




寄存器 2: 模拟比较器原始中断状态 (ACRIS) , 偏移量0x04

该寄存器汇总了比较器的 (原始) 中断状态。

模拟比较器原始中断状态 (ACRIS)

偏移量 0x04

类型 RO, 复位 0x0000.0000




寄存器 3: 模拟比较器中断使能 (ACINTEN) , 偏移量 0x08

该寄存器为比较器提供中断使能。

模拟比较器中断使能 (ACINTEN)

偏移量 0x08

类型 R/W, 复位 0x0000.0000




寄存器 4: 模拟比较器参考电压控制 (ACREFCTL) , 偏移量 0x10

该寄存器指示阶梯电阻 (resistor ladder) 是否已上电, 以及该电阻的范围和抽头(tap)。

模拟比较器参考电压控制 (ACREFCTL)

偏移量 0x10

类型 R/W, 复位 0x0000.0000



寄存器 5: 模拟比较器状态0 (ACSTAT0) , 偏移量 **0x20**

寄存器 6: 模拟比较器状态1 (ACSTAT1) , 偏移量 **0x40**


寄存器 7: 模拟比较器状态2 (ACSTAT2) , 偏移量 **0x60**

这些寄存器指示比较器的当前输出值。

模拟比较器状态0 (ACSTAT0)

偏移量 **0x20**

类型 RO, 复位 0x0000.0000



位/域	名称	类型	复位	描述
31:2	保留	RO	0x00	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。
1	OVAL	RO	0	比较器输出值 OVAL 位指示比较器的当前输出值。
0	保留	RO	0	软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。

寄存器 8: 模拟比较器控制0 (ACCTL0) , 偏移量 0x24

寄存器 9: 模拟比较器控制1 (ACCTL1) , 偏移量 0x44


寄存器 10: 模拟比较器控制2 (ACCTL2) , 偏移量 0x64

这些寄存器用来配置 比较器的输入和输出。

模拟比较器控制0 (ACCTL0)

偏移量 0x24

类型 R/W, 复位 0x0000.0000




位/域	名称	类型	复位	描述										
6:5	TSEN	R/W	0x0	<p>触发方式</p> <p>TSEN 位域 指定了产生ADC事件的比较器输出的检测方式。检测条件如下：</p> <table> <thead> <tr> <th>值</th> <th>功能</th> </tr> </thead> <tbody> <tr> <td>0x0</td> <td>电平检测，见 ISLVAL</td> </tr> <tr> <td>0x1</td> <td>下降沿</td> </tr> <tr> <td>0x2</td> <td>上升沿</td> </tr> <tr> <td>0x3</td> <td>上升/下降沿</td> </tr> </tbody> </table>	值	功能	0x0	电平检测，见 ISLVAL	0x1	下降沿	0x2	上升沿	0x3	上升/下降沿
值	功能													
0x0	电平检测，见 ISLVAL													
0x1	下降沿													
0x2	上升沿													
0x3	上升/下降沿													
4	ISLVAL	R/W	0	<p>电平触发中断值</p> <p>ISLVAL 位指定了在电平检测模式中能够使中断产生的输入电平的感应值。如果该位为0，则比较器输出为低时产生中断。否则，在比较器输出为高时产生中断。</p>										
3:2	ISEN	R/W	0x0	<p>中断触发方式</p> <p>ISEN 位域指定了产生中断的比较器输出的检测方式。检测条件如下：</p> <table> <thead> <tr> <th>值</th> <th>功能</th> </tr> </thead> <tbody> <tr> <td>0x0</td> <td>电平检测，见 ISLVAL</td> </tr> <tr> <td>0x1</td> <td>下降沿</td> </tr> <tr> <td>0x2</td> <td>上升沿</td> </tr> <tr> <td>0x3</td> <td>上升/下降沿</td> </tr> </tbody> </table>	值	功能	0x0	电平检测，见 ISLVAL	0x1	下降沿	0x2	上升沿	0x3	上升/下降沿
值	功能													
0x0	电平检测，见 ISLVAL													
0x1	下降沿													
0x2	上升沿													
0x3	上升/下降沿													
1	CINV	R/W	0	<p>比较器输出反相</p> <p>CINV 位有条件地将比较器的输出反相。如果该位为0，那么比较器的输出不变。如果该位为1，那么在交由硬件处理之前会将比较器的输出电平反相。</p>										
0	保留	RO	0	<p>软件不应该依赖保留位的值。为了兼容未来的器件，保留位的值在读—修改—写操作过程中应当保持不变。</p>										

17 管脚图

图 17-1 在 394 页显示管脚图和管脚到信号名称的映射。

图 17-1. 管脚连接图



18 信号表

下表列出了每个管脚可用的信号。通过**GPIOAFSEL**寄存器，由软件来使能管脚功能。

重要: 默认情况下所有多路复用管脚均为**GPIO**，5个**JTAG**管脚(**PB7**和**PC[3:0]**)除外，它们默认用作**JTAG**功能。

表 18-1 在 395 页显示管脚到信号名称的映射，包括信号的功能特性。表 18-2 在 399 页按信号名称的字母顺序列出信号。

表 18-3 在 403 页按功能将信号分组，**GPIO**管脚除外。表 18-4 在 406 页列出了**GPIO**管脚和它们可选的功能。

表 18-1. 按管脚编号排列的信号

管脚编号	管脚名称	管脚类型	缓冲区类型	描述
1	ADC0	I	模拟	模数转换器输入0。
2	ADC1	I	模拟	模数转换器输入1。
3	VDDA	-	电源	模拟电路(ADC、模拟比较器等)的正电源(3.3V)。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
4	GNDA	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
5	ADC2	I	模拟	模数转换器输入2。
6	ADC3	I	模拟	模数转换器输入3。
7	LDO	-	电源	低压差稳压器输出电压。这个管脚在管脚和GND之间需要一个1μF或更大的外部电容。当使用片内LDO给逻辑电路提供电源时，除了去耦电容(decoupling capacitor)外，LDO管脚还必须连接到板极的VDD25管脚。
8	VDD	-	电源	I/O和某些逻辑的电源正极。
9	GND	-	电源	逻辑和I/O管脚的地参考。
10	PD0	I/O	TTL	GPIO端口D位0
11	PD1	I/O	TTL	GPIO端口D位1
12	PD2	I/O	TTL	GPIO端口D位2
	U1Rx	I	TTL	UART模块1接收。当在IrDA模式下时，该信号具有IrDA调制。
13	PD3	I/O	TTL	GPIO端口D位3
	U1Tx	O	TTL	UART模块1发送。当在IrDA模式时，该信号具有IrDA调制。
14	VDD25	-	电源	大多数逻辑功能(包括处理器内核和大部份外设)的电源正极。
15	GND	-	电源	逻辑和I/O管脚的地参考。
16	PG3	I/O	TTL	GPIO端口G位3
17	PG2	I/O	TTL	GPIO端口G位2
18	PG1	I/O	TTL	GPIO端口G位1
	U2Tx	O	TTL	UART 2发送。当在IrDA模式下时，该信号具有IrDA调制。

管脚编号	管脚名称	管脚类型	缓冲区类型	描述
19	PG0	I/O	TTL	GPIO端口G位0
	U2Rx	I	TTL	UART 2接收。当在IrDA模式下时，该信号具有IrDA调制。
20	VDD	-	电源	I/O和某些逻辑的电源正极。
21	GND	-	电源	逻辑和I/O管脚的地参考。
22	PC7	I/O	TTL	GPIO端口C位7
	C2-	I	模拟	模拟比较器2负极输入
23	PC6	I/O	TTL	GPIO端口C位6
	C2+	I	模拟	模拟比较器正极输入
	C2o	O	TTL	模拟比较器2输出
24	PC5	I/O	TTL	GPIO端口C位5
	C1+	I	模拟	模拟比较器正极输入
25	PC4	I/O	TTL	GPIO端口C位4
	CCP5	I/O	TTL	捕获/比较/PWM 5
26	PA0	I/O	TTL	GPIO端口A位0
	U0Rx	I	TTL	UART模块0接收。当在IrDA模式时，该信号具有IrDA调制。
27	PA1	I/O	TTL	GPIO端口A位1
	U0Tx	O	TTL	UART模块0发送。当在IrDA模式时，该信号具有IrDA调制。
28	PA2	I/O	TTL	GPIO端口A位2
	SSI0Clk	I/O	TTL	SSI模块0时钟
29	PA3	I/O	TTL	GPIO端口A位3
	SSI0Fss	I/O	TTL	SSI模块0帧
30	PA4	I/O	TTL	GPIO端口A位4
	SSI0Rx	I	TTL	SSI模块0接收
31	PA5	I/O	TTL	GPIO端口A位5
	SSI0Tx	O	TTL	SSI模块0发送
32	VDD	-	电源	I/O和某些逻辑的正电源。
33	GND	-	电源	逻辑和I/O管脚的地参考。
34	PA6	I/O	TTL	GPIO端口A位6
	I2C1SCL	I/O	OD	I2C模块1时钟
35	PA7	I/O	TTL	GPIO端口A位7
	I2C1SDA	I/O	OD	I2C模块1数据
36	NC	-	-	不连接
37	NC	-	-	不连接
38	VDD25	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
39	GND	-	电源	逻辑和I/O管脚的地参考。
40	PG5	I/O	TTL	GPIO端口G位5
41	PG4	I/O	TTL	GPIO端口G位4
	CCP3	I/O	TTL	捕获/比较/PWM 3
42	PF7	I/O	TTL	GPIO端口F位7
	CCP4	I/O	TTL	捕获/比较/PWM 4

管脚编号	管脚名称	管脚类型	缓冲区类型	描述
43	PF6	I/O	TTL	GPIO端口F位6
	CCP1	I/O	TTL	捕获/比较/PWM 1
44	VDD	-	电源	I/O和某些逻辑的正极电源。
45	GND	-	电源	逻辑和I/O管脚的地参考。
46	PF5	I/O	TTL	GPIO端口F位5
	C1o	O	TTL	模拟比较器1输出
47	PF0	I/O	TTL	GPIO端口F位0
48	OSC0	I	模拟	主振荡器晶体输入或外部时钟参考输入。
49	OSC1	O	模拟	主振荡器晶体输出。
50	WAKE	I	OD	当有效时外部输入将处理器从休眠模式中唤醒。
51	HIB	O	TTL	该输出指示处理器在休眠模式下。
52	XOSC0	I	模拟	休眠模块振荡器晶体输入或外部时钟参考输入。注意这是用于休眠模块RTC的4.19-MHz晶体或32.768-kHz振荡器。见HIBCTL寄存器的CLKSEL位。
53	XOSC1	O	模拟	休眠模块振荡器晶体输出。
54	GND	-	电源	逻辑和I/O管脚的地参考。
55	VBAT	-	电源	休眠模块的电源供应源。它通常连接到电池的正极端并用作备用电池/休眠模块电源供应器的电源。
56	VDD	-	电源	I/O和某些逻辑的正极电源。
57	GND	-	电源	逻辑和I/O管脚的地参考。
58	PF4	I/O	TTL	GPIO端口F位4
	C0o	O	TTL	模拟比较器0输出
59	PF3	I/O	TTL	GPIO端口F位3
60	PF2	I/O	TTL	GPIO端口F位2
61	PF1	I/O	TTL	GPIO端口F位1
62	VDD25	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
63	GND	-	电源	逻辑和I/O管脚的地参考。
64	RST	I	TTL	系统复位输入
65	CMOD0	I/O	TTL	CPU模式位0。输入必须设为逻辑0（地）；其它编码保留。
66	PB0	I/O	TTL	GPIO端口B位0
	CCP0	I/O	TTL	捕获/比较/PWM 0
67	PB1	I/O	TTL	GPIO端口B位1
	CCP2	I/O	TTL	捕获/比较/PWM 2
68	VDD	-	Power	I/O和某些逻辑的正极电源。
69	GND	-	电源	逻辑和I/O管脚的地参考。
70	PB2	I/O	TTL	GPIO端口B位2
	I2C0SCL	I/O	OD	I2C模块0时钟
71	PB3	I/O	TTL	GPIO端口B位3
	I2C0SDA	I/O	OD	I2C模块0数据

管脚编号	管脚名称	管脚类型	缓冲区类型	描述
72	PE0	I/O	TTL	GPIO端口E位0
	SSI1Clk	I/O	TTL	SSI模块1时钟
73	PE1	I/O	TTL	GPIO端口E位1
	SSI1Fss	I/O	TTL	SSI模块1帧
74	PE2	I/O	TTL	GPIO端口E位2
	SSI1Rx	I	TTL	SSI模块1接收
75	PE3	I/O	TTL	GPIO端口E位3
	SSI1Tx	O	TTL	SSI模块1发送
76	CMOD1	I/O	TTL	CPU模式位1。输入必须设为逻辑0（地）；其它编码保留。
77	PC3	I/O	TTL	GPIO端口C位3
	TDO	O	TTL	JTAG TDO和SWO
	SWO	O	TTL	JTAG TDO和SWO
78	PC2	I/O	TTL	GPIO端口C位2
	TDI	I	TTL	JTAG TDI
79	PC1	I/O	TTL	GPIO端口C位1
	TMS	I/O	TTL	JTAG TMS和SWDIO
	SWDIO	I/O	TTL	JTAG TMS和SWDIO
80	PC0	I/O	TTL	GPIO端口C位0
	TCK	I	TTL	JTAG/SWD CLK
	SWCLK	I	TTL	JTAG/SWD CLK
81	VDD	-	电源	I/O和某些逻辑的正极电源。
82	GND	-	电源	逻辑和I/O管脚的地参考。
83	NC	-	-	不连接
84	NC	-	-	不连接
85	NC	-	-	不连接
86	NC	-	-	不连接
87	GND	-	电源	逻辑和I/O管脚的地参考。
88	VDD25	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
89	PB7	I/O	TTL	GPIO端口B位7
	TRST	I	TTL	JTAG TRSTn
90	PB6	I/O	TTL	GPIO端口B位6
	C0+	I	模拟	模拟比较器0正极输入
91	PB5	I/O	TTL	GPIO端口B位5
	C1-	I	模拟	模拟比较器1负极输入
92	PB4	I/O	TTL	GPIO端口B位4
	C0-	I	模拟	模拟比较器0负极输入
93	VDD	-	电源	I/O和某些逻辑的正极电源。
94	GND	-	电源	逻辑和I/O管脚的地参考。
95	ADC7	I	模拟	模数转换器输入7。
96	ADC6	I	模拟	模数转换器输入6。

管脚编号	管脚名称	管脚类型	缓冲区类型	描述
97	GNDA	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立，以最大限度减少VDD上的电气噪声，使其不影响模拟功能。
98	VDDA	-	电源	模拟电路(ADC、模拟比较器等)的电源正极(3.3V)。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
99	ADC5	I	模拟	模数转换器输入5。
100	ADC4	I	模拟	模数转换器输入4。

表 18-2. 按信号名称排列的信号

管脚名称	管脚编号	管脚类型	缓冲区类型	描述
ADC0	1	I	模拟	模数转换器输入0。
ADC1	2	I	模拟	模数转换器输入1。
ADC2	5	I	模拟	模数转换器输入2。
ADC3	6	I	模拟	模数转换器输入3。
ADC4	100	I	模拟	模数转换器输入4。
ADC5	99	I	模拟	模数转换器输入5。
ADC6	96	I	模拟	模数转换器输入6。
ADC7	95	I	模拟	模数转换器输入7。
C0+	90	I	模拟	模拟比较器0正极输入
C0-	92	I	模拟	模拟比较器0负极输入
C0o	58	O	TTL	模拟比较器0输出
C1+	24	I	模拟	模拟比较器正极输入
C1-	91	I	模拟	模拟比较器1负极输入
C1o	46	O	TTL	模拟比较器1输出
C2+	23	I	模拟	模拟比较器负极输入
C2-	22	I	模拟	模拟比较器2负极输入
C2o	23	O	TTL	模拟比较器2输出
CCP0	66	I/O	TTL	捕获/比较/PWM 0
CCP1	43	I/O	TTL	捕获/比较/PWM 1
CCP2	67	I/O	TTL	捕获/比较/PWM 2
CCP3	41	I/O	TTL	捕获/比较/PWM 3
CCP4	42	I/O	TTL	捕获/比较/PWM 4
CCP5	25	I/O	TTL	捕获/比较/PWM 5
CMOD0	65	I/O	TTL	CPU模式位0。输入必须设为逻辑0(地)；其它编码保留。
CMOD1	76	I/O	TTL	CPU模式位1。输入必须设为逻辑0(地)；其它编码保留。
GND	9	-	电源	逻辑和I/O管脚的地参考。
GND	15	-	电源	逻辑和I/O管脚的地参考。
GND	21	-	电源	逻辑和I/O管脚的地参考。
GND	33	-	电源	逻辑和I/O管脚的地参考。
GND	39	-	电源	逻辑和I/O管脚的地参考。
GND	45	-	电源	逻辑和I/O管脚的地参考。

管脚名称	管脚编号	管脚类型	缓冲区类型	描述
GND	54	-	电源	逻辑和I/O管脚的地参考。
GND	57	-	电源	逻辑和I/O管脚的地参考。
GND	63	-	电源	逻辑和I/O管脚的地参考。
GND	69	-	电源	逻辑和I/O管脚的地参考。
GND	82	-	电源	逻辑和I/O管脚的地参考。
GND	87	-	电源	逻辑和I/O管脚的地参考。
GND	94	-	电源	逻辑和I/O管脚的地参考。
GNDA	4	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
GNDA	97	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
HIB	51	O	TTL	该输出指示处理器在睡眠模式下。
I2C0SCL	70	I/O	OD	I2C模块0时钟
I2C0SDA	71	I/O	OD	I2C module 0 data
I2C1SCL	34	I/O	OD	I2C模块1时钟
I2C1SDA	35	I/O	OD	I2C模块1数据
LDO	7	-	电源	低压差稳压器输出电压。这个管脚在管脚和GND之间需要一个1μF或更大的外部电容。当使用片内LDO给逻辑电路提供电源时，除了去耦电容(decoupling capacitor)外，LDO管脚还必须连接到板极的VDD25管脚。
NC	36	-	-	不连接
NC	37	-	-	不连接
NC	83	-	-	不连接
NC	84	-	-	不连接
NC	85	-	-	不连接
NC	86	-	-	不连接
OSC0	48	I	模拟	主振荡器晶体输入或外部时钟参考输入。
OSC1	49	O	模拟	主振荡器晶体输出。
PA0	26	I/O	TTL	GPIO端口A位0
PA1	27	I/O	TTL	GPIO端口A位1
PA2	28	I/O	TTL	GPIO端口A位2
PA3	29	I/O	TTL	GPIO端口A位3
PA4	30	I/O	TTL	GPIO端口A位4
PA5	31	I/O	TTL	GPIO端口A位5
PA6	34	I/O	TTL	GPIO端口A位6
PA7	35	I/O	TTL	GPIO端口A位7
PB0	66	I/O	TTL	GPIO端口B位0
PB1	67	I/O	TTL	GPIO端口B位1
PB2	70	I/O	TTL	GPIO端口B位2
PB3	71	I/O	TTL	GPIO端口B位3
PB4	92	I/O	TTL	GPIO端口B位4
PB5	91	I/O	TTL	GPIO端口B位5

管脚名称	管脚编号	管脚类型	缓冲区类型	描述
PB6	90	I/O	TTL	GPIO端口B位6
PB7	89	I/O	TTL	GPIO端口B位7
PC0	80	I/O	TTL	GPIO端口C位0
PC1	79	I/O	TTL	GPIO端口C位1
PC2	78	I/O	TTL	GPIO端口C位2
PC3	77	I/O	TTL	GPIO端口C位3
PC4	25	I/O	TTL	GPIO端口C位4
PC5	24	I/O	TTL	GPIO端口C位5
PC6	23	I/O	TTL	GPIO端口C位6
PC7	22	I/O	TTL	GPIO端口C位7
PD0	10	I/O	TTL	GPIO端口D位0
PD1	11	I/O	TTL	GPIO端口D位1
PD2	12	I/O	TTL	GPIO端口D位2
PD3	13	I/O	TTL	GPIO端口D位3
PE0	72	I/O	TTL	GPIO端口E位0
PE1	73	I/O	TTL	GPIO端口E位1
PE2	74	I/O	TTL	GPIO端口E位2
PE3	75	I/O	TTL	GPIO端口E位3
PF0	47	I/O	TTL	GPIO端口F位0
PF1	61	I/O	TTL	GPIO端口F位1
PF2	60	I/O	TTL	GPIO端口F位2
PF3	59	I/O	TTL	GPIO端口F位3
PF4	58	I/O	TTL	GPIO端口F位4
PF5	46	I/O	TTL	GPIO端口F位5
PF6	43	I/O	TTL	GPIO端口F位6
PF7	42	I/O	TTL	GPIO端口F位7
PG0	19	I/O	TTL	GPIO端口G位0
PG1	18	I/O	TTL	GPIO端口G位1
PG2	17	I/O	TTL	GPIO端口G位2
PG3	16	I/O	TTL	GPIO端口G位3
PG4	41	I/O	TTL	GPIO端口G位4
PG5	40	I/O	TTL	GPIO端口G位5
RST	64	I	TTL	系统复位输入。
SSI0Clk	28	I/O	TTL	SSI模块0时钟
SSI0Fss	29	I/O	TTL	SSI模块0帧
SSI0Rx	30	I	TTL	SSI模块0接收
SSI0Tx	31	O	TTL	SSI模块0发送
SSI1Clk	72	I/O	TTL	SSI模块1时钟
SSI1Fss	73	I/O	TTL	SSI模块1帧
SSI1Rx	74	I	TTL	SSI模块1接收
SSI1Tx	75	O	TTL	SSI模块1发送
SWCLK	80	I	TTL	JTAG/SWD CLK

管脚名称	管脚编号	管脚类型	缓冲区类型	描述
SWDIO	79	I/O	TTL	JTAG TMS和SWDIO
SWO	77	O	TTL	JTAG TDO和SWO
TCK	80	I	TTL	JTAG/SWD CLK
TDI	78	I	TTL	JTAG TDI
TDO	77	O	TTL	JTAG TDO和SWO
TMS	79	I/O	TTL	JTAG TMS和SWDIO
TRST#	89	I	TTL	JTAG TRSTn
U0Rx	26	I	TTL	UART模块0接收。当在IrDA模式下时，该信号具有IrDA调制。
U0Tx	27	O	TTL	UART模块0发送。当在IrDA模式下时，该信号具有IrDA调制。
U1Rx	12	I	TTL	UART模块1接收。当在IrDA模式下时，该信号具有IrDA调制。
U1Tx	13	O	TTL	UART模块1发送。当在IrDA模式下时，该信号具有IrDA调制。
U2Rx	19	I	TTL	UART 2 接收。当在IrDA模式下时，该信号具有IrDA调制。
U2Tx	18	O	TTL	UART 2 发送。当在IrDA模式下时，该信号具有IrDA调制。
VBAT	55	-	电源	休眠模块的电源供应源。它通常连接到电池的正极端并用作备用电池/休眠模块电源供应器的电源。
VDD	8	-	电源	I/O和某些逻辑的正极电源。
VDD	20	-	电源	I/O和某些逻辑的正极电源。
VDD	32	-	电源	I/O和某些逻辑的正极电源。
VDD	44	-	电源	I/O和某些逻辑的正极电源。
VDD	56	-	电源	I/O和某些逻辑的正极电源。
VDD	68	-	电源	I/O和某些逻辑的正极电源。
VDD	81	-	电源	I/O和某些逻辑的正极电源。
VDD	93	-	电源	I/O和某些逻辑的正极电源。
VDD25	14	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
VDD25	38	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
VDD25	62	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
VDD25	88	-	电源	大多数逻辑功能（包括处理器内核和大部份外设）的电源正极。
VDDA	3	-	电源	模拟电路（ADC、模拟比较器等）的电源正极（3.3 V）。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
VDDA	98	-	电源	模拟电路（ADC、模拟比较器等）的电源正极（3.3 V）。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
WAKE	50	I	OD	当有效时外部输入将处理器从休眠模式中唤醒。

管脚名称	管脚编号	管脚类型	缓冲区类型	描述
XOSC0	52	I	模拟	睡眠模块振荡器晶体输入或外部时钟参考输入。注意这是用于睡眠模块RTC的4.19-MHz晶体或32.768-kHz振荡器。见HIBCTL寄存器的CLKSEL位。
XOSC1	53	O	模拟	休眠模块振荡器晶体输出。

表 18-3. 按功能划分的信号, GPIO除外

功能	管脚名称	管脚编号	管脚类型	缓冲区类型	描述
ADC	ADC0	1	I	模拟	模数转换器输入0。
	ADC1	2	I	模拟	模数转换器输入1。
	ADC2	5	I	模拟	模数转换器输入2。
	ADC3	6	I	模拟	模数转换器输入3。
	ADC4	100	I	模拟	模数转换器输入4。
	ADC5	99	I	模拟	模数转换器输入5。
	ADC6	96	I	模拟	模数转换器输入6。
	ADC7	95	I	模拟	模数转换器输入7。
I2C	I2C0SCL	70	I/O	OD	I2C模块0时钟
	I2C0SDA	71	I/O	OD	I2C模块0数据
	I2C1SCL	34	I/O	OD	I2C模块1时钟
	I2C1SDA	35	I/O	OD	I2C模块1数据
JTAG/SWD/SWO	SWCLK	80	I	TTL	JTAG/SWD CLK
	SWDIO	79	I/O	TTL	JTAG TMS和SWDIO
	SWO	77	O	TTL	JTAG TDO和SWO
	TCK	80	I	TTL	JTAG/SWD CLK
	TDI	78	I	TTL	JTAG TDI
	TDO	77	O	TTL	JTAG TDO和SWO
	TMS	79	I/O	TTL	JTAG TMS和SWDIO
Power	GNDA	97	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立,以最大限度地减少VDD上的电气噪声,使其不影响模拟功能。
SSI	SSI0Clk	28	I/O	TTL	SSI模块0时钟
	SSI0Fss	29	I/O	TTL	SSI模块0帧
	SSI0Rx	30	I	TTL	SSI模块0接收
	SSI0Tx	31	O	TTL	SSI模块0发送
	SSI1Clk	72	I/O	TTL	SSI模块1时钟
	SSI1Fss	73	I/O	TTL	SSI模块1帧
	SSI1Rx	74	I	TTL	SSI模块1接收
	SSI1Tx	75	O	TTL	SSI模块1发送

功能	管脚名称	管脚编号	管脚类型	缓冲区类型	描述
UART	U0Rx	26	I	TTL	UART模块0接收。当在IrDA模式下时，该信号具有IrDA调制。
	U0Tx	27	O	TTL	UART模块0发送。当在IrDA模式下时，该信号具有IrDA调制。
	U1Rx	12	I	TTL	UART模块1接收。当在IrDA模式下时，该信号具有IrDA调制。
	U1Tx	13	O	TTL	UART模块1发送。当在IrDA模式下时，该信号具有IrDA调制。
	U2Rx	19	I	TTL	UART 2 接收。当在IrDA模式下时，该信号具有IrDA调制。
	U2Tx	18	O	TTL	UART 2 发送。当在IrDA模式下时，该信号具有IrDA调制。
模拟比较器	C0+	90	I	模拟	模拟比较器0正极输入
	C0-	92	I	模拟	模拟比较器0负极输入
	C0o	58	O	TTL	模拟比较器0输出
	C1+	24	I	模拟	模拟比较器1正极输入
	C1-	91	I	模拟	模拟比较器1负极输入
	C1o	46	O	TTL	模拟比较器1输出
	C2+	23	I	模拟	模拟比较器2正极输入
	C2-	22	I	模拟	模拟比较器2负极输入
	C2o	23	O	TTL	模拟比较器2输出

功能	管脚名称	管脚编号	管脚类型	缓冲区类型	描述
电源	GND	9	-	电源	逻辑和I/O管脚的地参考。
	GND	15	-	电源	逻辑和I/O管脚的地参考。
	GND	21	-	电源	逻辑和I/O管脚的地参考。
	GND	33	-	电源	逻辑和I/O管脚的地参考。
	GND	39	-	电源	逻辑和I/O管脚的地参考。
	GND	45	-	电源	逻辑和I/O管脚的地参考。
	GND	54	-	电源	逻辑和I/O管脚的地参考。
	GND	57	-	电源	逻辑和I/O管脚的地参考。
	GND	63	-	电源	逻辑和I/O管脚的地参考。
	GND	69	-	电源	逻辑和I/O管脚的地参考。
	GND	82	-	电源	逻辑和I/O管脚的地参考。
	GND	87	-	电源	逻辑和I/O管脚的地参考。
	GND	94	-	电源	逻辑和I/O管脚的地参考。
	GNDA	4	-	电源	模拟电路(ADC、模拟比较器等)的地参考。这些电源与GND独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
	HIB	51	O	TTL	该输出指示处理器在休眠模式下。
	LDO	7	-	电源	低压差稳压器输出电压。这个管脚在管脚和GND之间需要一个1μF或更大的外部电容。当使用片内LDO给逻辑电路提供电源时，除了去耦电容(decoupling capacitor)外，LDO管脚还必须连接到板极的VDD25管脚。
	VBAT	55	-	电源	休眠模块的电源供应源。它通常连接到电池的正极端并用作备用电池/休眠模块电源供应器的电源。
	VDD	8	-	电源	I/O和某些逻辑的正极电源。
	VDD	20	-	电源	I/O和某些逻辑的正极电源。
	VDD	32	-	电源	I/O和某些逻辑的正极电源。
	VDD	44	-	电源	I/O和某些逻辑的正极电源。
	VDD	56	-	电源	I/O和某些逻辑的正极电源。
	VDD	68	-	电源	I/O和某些逻辑的正极电源。
	VDD	81	-	电源	I/O和某些逻辑的正极电源。
	VDD	93	-	电源	I/O和某些逻辑的正极电源。
	VDD25	14	-	电源	大多数逻辑功能(包括处理器内核和大部份外设)的电源正极。
	VDD25	38	-	电源	大多数逻辑功能(包括处理器内核和大部份外设)的电源正极。
	VDD25	62	-	电源	大多数逻辑功能(包括处理器内核和大部份外设)的电源正极。
	VDD25	88	-	电源	大多数逻辑功能(包括处理器内核和大部份外设)的电源正极。
	VDDA	3	-	电源	模拟电路(ADC、模拟比较器等)的电源正极(3.3V)。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
	VDDA	98	-	电源	模拟电路(ADC、模拟比较器等)的电源正极(3.3V)。这些电源与VDD独立，以最大限度地减少VDD上的电气噪声，使其不影响模拟功能。
	WAKE	50	I	OD	当有效时外部输入将处理器从休眠模式中唤醒。

功能	管脚名称	管脚编号	管脚类型	缓冲区类型	描述
系统控制;时钟	CMOD0	65	I/O	TTL	CPU模式位0。输入必须设为逻辑0(地)；其它编码保留。
系统控制;时钟	CMOD1	76	I/O	TTL	CPU模式位1。输入必须设为逻辑0(地)；其它编码保留。
	OSC0	48	I	模拟	主振荡器晶体输入或外部时钟参考输入。
	OSC1	49	O	模拟	主振荡器晶体输出。
	RST	64	I	TTL	系统复位输入。
	TRST	89	I	TTL	JTAG TRSTn
	XOSC0	52	I	模拟	休眠模块振荡器晶体输入或外部时钟参考输入。注意这是用于休眠模块RTC的4.19-MHz晶体或32.768-kHz振荡器。见HIBCTL寄存器的CLKSEL位。
	XOSC1	53	O	模拟	休眠模块振荡器晶体输出。
通用定时器	CCP0	66	I/O	TTL	捕获/比较/PWM 0
	CCP1	43	I/O	TTL	捕获/比较/PWM 1
	CCP2	67	I/O	TTL	捕获/比较/PWM 2
	CCP3	41	I/O	TTL	捕获/比较/PWM 3
	CCP4	42	I/O	TTL	捕获/比较/PWM 4
	CCP5	25	I/O	TTL	捕获/比较/PWM 5

表 18-4. GPIO管脚和备用功能

GPIO管脚	管脚编号	多路复用功能	多路复用功能
PA0	26	U0Rx	
PA1	27	U0Tx	
PA2	28	SSI0Clk	
PA3	29	SSI0Fss	
PA4	30	SSI0Rx	
PA5	31	SSI0Tx	
PA6	34	I2C1SCL	
PA7	35	I2C1SDA	
PB0	66	CCP0	
PB1	67	CCP2	
PB2	70	I2C0SCL	
PB3	71	I2C0SDA	
PB4	92	C0-	
PB5	91	C1-	
PB6	90	C0+	
PB7	89	TRST	
PC0	80	TCK	SWCLK
PC1	79	TMS	SWDIO
PC2	78	TDI	
PC3	77	TDO	SWO
PC4	25	CCP5	
PC5	24	C1+	

GPIO管脚	管脚编号	多路复用功能	多路复用功能
PC6	23	C2+	C2o
PC7	22	C2-	
PD0	10		
PD1	11		
PD2	12	U1Rx	
PD3	13	U1Tx	
PE0	72	SSI1Clk	
PE1	73	SSI1Fss	
PE2	74	SSI1Rx	
PE3	75	SSI1Tx	
PF0	47		
PF1	61		
PF2	60		
PF3	59		
PF4	58	C0o	
PF5	46	C1o	
PF6	43	CCP1	
PF7	42	CCP4	
PG0	19	U2Rx	
PG1	18	U2Tx	
PG2	17		
PG3	16		
PG4	41	CCP3	
PG5	40		

19 工作特性

表 19-1. 温度特性

特性	符号	值	单位
工作温度范围 ^a	T _A	-40 ~ +85	°C

a. 最大的存储温度为150°C。

表 19-2. 热特性

特性	符号	值	单位
热电阻 (结点到环境) ^a	Θ _{JA}	55.3	°C/W
平均结点温度 ^b	T _J	T _A + (P _{Avg} • Θ _{JA})	°C

a. 结点到环境的热敏电阻Θ_{JA}由封装模拟器 (package simulator) 提供。

b. 功耗由温度决定。

20 电气特性

20.1 DC特性

20.1.1 最大额定值

最大额定值是指器件应该遵循的极限值，超过最大额定值可能会造成器件永久损坏。

注意：不能保证器件在最大额定值下能正确工作。

表 20-1. 最大额定值

特性 a	符号	值		单位
		Min	Max	
I/O电源电压 (V_{DD})	V_{DD}	0	4	V
内核电源电压 (V_{DD25})	V_{DD25}	0	4	V
模拟电源电压 (V_{DDA})	V_{DDA}	0	4	V
电池电源电压 (V_{BAT})	V_{BAT}	0	4	V
输入电压	V_{IN}	-0.3	5.5	V
每个输出管脚的最大电流	I	-	25	mA

a. 测量电压都是相对GND而言的。

重要： 器件含有保护电路，可以避免高静电压或电磁场对输入信号造成损害；但还是建议对该高阻抗电路采用正规的预防措施，以避免在具体的应用中电压超过最大额定电压。如果将未用的输入与相应的逻辑电压电平（例如，GND或 V_{DD} ）相连，可以提高工作的稳定性。

20.1.2 建议的直流工作条件

表 20-2. 建议的直流工作条件

参数	参数名称	Min	Nom	Max	单位
V_{DD}	I/O电源电压	3.0	3.3	3.6	V
V_{DD25}	内核电源电压	2.25	2.5	2.75	V
V_{DDA}	模拟电源电压	3.0	3.3	3.6	V
V_{BAT}	电池电源电压	2.3	3.0	3.6	V
V_{IH}	高电平输入电压	2.0	-	5.0	V
V_{IL}	低电平输入电压	-0.3	-	1.3	V
V_{SIH}	施密特触发器输入的高电平输入电压	$0.8 * V_{DD}$	-	V_{DD}	V
V_{SIL}	施密特触发器输入的低电平输入电压	0	-	$0.2 * V_{DD}$	V
V_{OH}	高电平输出电压	2.4	-	-	V
V_{OL}	低电平输出电压	-	-	0.4	V
I_{OH}	高电平拉电流 (source current) , $V_{OH}=2.4$ V				
	2mA驱动	2.0	-	-	mA
	4mA驱动	4.0	-	-	mA
	8mA驱动	8.0	-	-	mA

参数	参数名称	Min	Nom	Max	单位
I_{OL}	低电平灌电流 (sink current) , $V_{OL}=0.4\text{ V}$				
	2mA驱动	2.0	-	-	mA
	4mA驱动	4.0	-	-	mA
	8mA驱动	8.0	-	-	mA

20.1.3 片内低压差 (LDO) 稳压器特性

表 20-3. LDO稳压器特性

参数	参数名称	Min	Nom	Max	单位
V_{LDOOUT}	可编程内部 (逻辑) 电源输出值	2.25	2.5	2.75	V
	输出电压精度	-	2%	-	%
t_{PON}	上电时间	-	-	100	μs
t_{ON}	导通时间 (Time on)	-	-	200	μs
t_{OFF}	关断时间 (Time off)	-	-	100	μs
V_{STEP}	每一步的编程增量电压	-	50	-	mV
C_{LDO}	内部电源的外部滤波器电容的大小	1.0	-	3.0	μF

20.1.4 功率规范

下面的表格中指定的功率测量结果是使用SRAM的内核处理器在下列条件下得到的（特殊情况见注释）：

- $V_{DD} = 3.3\text{ V}$
- $V_{DD25} = 2.50\text{ V}$
- $V_{BAT} = 3.0\text{ V}$
- $V_{DDA} = 3.3\text{ V}$
- 温度 = 25°C
- 时钟源 (MOSC) = 3.579545 MHz的晶振
- 主振荡器 (MOSC) = 使能
- 内部振荡器 (IOSC) = 禁能

表 20-4. 详细的功率规范

参数	参数名称	条件	3.3 V V_{DD} , V_{DDA} , V_{DDPHY}		2.5 V V_{DD25}		3.0 V V_{BAT}		单位
			Nom	Max	Nom	Max	Nom	Max	
I_{DD_RUN}	运行模式1 (Flash循环)	$V_{DD25} = 2.50 \text{ V}$ 代码= <code>while(1){}</code> 在Flash中执行 外设 = 全部开启 系统时钟 = 50 MHz (带PLL)	3	挂起 ^a	108	挂起 ^a	0	挂起 ^a	mA
	运行模式2 (Flash循环)	$V_{DD25} = 2.50 \text{ V}$ 代码= <code>while(1){}</code> 在Flash中执行 外设 = 全部关闭 系统时钟 = 50 MHz (带PLL)	0	挂起 ^a	53	挂起 ^a	0	挂起 ^a	mA
	运行模式1 (SRAM循环)	$V_{DD25} = 2.50 \text{ V}$ 代码= <code>while(1){}</code> 在SRAM中执行 外设 = 全部开启 系统时钟 = 50 MHz (带PLL)	3	挂起 ^a	102	挂起 ^a	0	挂起 ^a	mA
	运行模式2 (SRAM循环)	$V_{DD25} = 2.50 \text{ V}$ 代码= <code>while(1){}</code> 在SRAM中执行 外设 = 全部关闭 系统时钟 = 50 MHz (带PLL)	0	挂起 ^a	47	挂起 ^a	0	挂起 ^a	mA
I_{DD_SLEEP}	睡眠模式	$V_{DD25} = 2.50 \text{ V}$ 外设 = 全部关闭 系统时钟 = 50 MHz (带PLL)	0	挂起 ^a	17	挂起 ^a	0	挂起 ^a	mA
$I_{DD_DEEPSLEEP}$	深度睡眠模式	$LDO = 2.25 \text{ V}$ 外设 = 全部关闭 系统时钟 = IOSC30KHZ/64	0.14	挂起 ^a	0.18	挂起 ^a	0	挂起 ^a	mA
$I_{DD_HIBERNATE}$	休眠模式	$V_{BAT} = 3.0 \text{ V}$ $V_{DD} = 0 \text{ V}$ $V_{DD25} = 0 \text{ V}$ $V_{DDA} = 0 \text{ V}$ $V_{DDPHY} = 0 \text{ V}$ 外设 = 全部关闭 系统时钟 = 关闭 休眠模式 = 32 kHz	0	挂起 ^a	0	挂起 ^a	16	挂起 ^a	μA

a. 挂起结束。

20.1.5 Flash存储器特性

表 20-5. Flash存储器特性

参数	参数名称	Min	Nom	Max	单位
PE_{Cyc}	故障出现之前可保证的编程/擦除周期数 ^a	10,000	100,000	-	周期

参数	参数名称	Min	Nom	Max	单位
T _{RET}	平均温度为85°C下的数据保存时间	10	-	-	年
T _{PROG}	字编程时间	20	-	-	μs
T _{ERASE}	页擦除时间	20	-	-	ms
T _{ME}	整体擦除时间	200	-	-	ms


a. 编程/擦除周期定义成位从1变为0再变为1 (1->0->1)。

20.2 AC特性

20.2.1 负载条件

除非特别说明，否则下列条件对所有时间测量来说都是正确的。时序是在4-mA驱动强度下测量得到的。

图 20-1. 负载条件



20.2.2 时钟

表 20-6. 锁相环 (PLL) 特性

参数	参数名称	Min	Nom	Max	单位
f _{ref_crystal}	晶体参考值 ^a	3.579545	-	8.192	MHz
f _{ref_ext}	外部时钟基准 ^a	3.579545	-	8.192	MHz
f _{pll}	PLL频率 ^b	-	400	-	MHz
T _{READY}	PLL锁定时间	-	-	0.5	ms

a. 确切的晶体值由编程到运行模式时钟配置 (RCC) 寄存器 XTAL 域的值决定。

b. PLL的频率由硬件根据 RCC 寄存器 XTAL 域的值自动算出。

表 20-7. 时钟特性

参数	参数名称	Min	Nom	Max	单位
f _{IOSC}	内部12MHz的振荡器频率	8.4	12	15.6	MHz
f _{IOSC30KHZ}	内部30KHz的振荡器频率	21	30	39	KHz
f _{XOSC}	休眠模式的振荡器频率	-	4.194304	-	MHz
f _{XOSC_XTAL}	休眠振荡器的晶体参考值	-	4.194304	-	MHz
f _{XOSC_EXT}	休眠模块的外部时钟基准	-	32.768	-	KHz
f _{MOSC}	主振荡器频率	1	-	8	MHz
t _{MOSC_per}	主振荡器周期	125	-	1000	ns
f _{ref_crystal_bypass} ^a	使用主振荡器作为晶体参考 (PLL处于旁路模式)	1	-	8	MHz
f _{ref_ext_bypass}	外部时钟基准 (PLL处于旁路模式) ^a	0	-	50	MHz
f _{system_clock}	系统时钟	0	-	50	MHz

a. 为了正确工作，ADC的时钟必须由PLL提供，或者直接由14MHz~18MHz的时钟源提供。

表 20-8. 晶体特性

参数名称	值				单位
频率	8	6	4	3.5	MHz
频率容限	±50	±50	±50	±50	ppm
老化	±5	±5	±5	±5	ppm/yr
振荡模式	并行	并行	并行	并行	
温度稳定性 (0 ~ 85 °C)	±25	±25	±25	±25	ppm
动态电容 (典型)	27.8	37.0	55.6	63.5	pF
动态电感 (典型)	14.3	19.1	28.6	32.7	mH
等效串联电阻 (最大)	120	160	200	220	Ω
滤波电容 (最大)	10	10	10	10	pF
负载电容 (典型)	16	16	16	16	pF
驱动级别 (典型)	100	100	100	100	μW

20.2.3 模数转换器

表 20-9. ADC特性

参数	参数名称	Min	Nom	Max	单位
V_{ADCIN}	最大单端、满量程模拟输入电压	-	-	3.0	V
	最小单端、满量程模拟输入电压	-	-	0	V
	最大微分、满量程模拟输入电压	-	-	1.5	V
	最小微分、满量程模拟输入电压	-	-	-1.5	V
C_{ADCIN}	等效输入电容	-	1	-	pF
N	分辨率	-	10	-	bits
f_{ADC}	ADC内部时钟频率	14	16	18	MHz
$t_{ADCCONV}$	转换时间	-	-	16	$t_{ADCcycles}^a$
$f_{ADCCONV}$	转换速率	875	1000	1125	k samples/s
INL	积分非线性	-	-	±1	LSB
DNL	微分非线性	-	-	±1	LSB
OFF	偏移量	-	-	±1	LSB
GAIN	增益	-	-	±1	LSB

a. $t_{ADC} = 1/f_{ADC\ clock}$

20.2.4 模拟比较器

表 20-10. 模拟比较器特性

参数	参数名称	Min	Nom	Max	单位
V_{OS}	输入偏移电压	-	±10	±25	mV
V_{CM}	输入共模电压范围	0	-	$V_{DD}-1.5$	V
C_{MRR}	共模抑制比	50	-	-	dB
T_{RT}	响应时间	-	-	1	μs
T_{MC}	比较器模式变成输出有效	-	-	10	μs

表 20-11. 模拟比较器电压参考特性


参数	参数名称	Min	Nom	Max	单位
R _{HR}	分辨率的高范围	-	V _{DD} /32	-	LSB
R _{LR}	分辨率的低范围	-	V _{DD} /24	-	LSB
A _{HR}	绝对精度的高范围	-	-	±1/2	LSB
A _{LR}	绝对精度的低范围	-	-	±1/4	LSB

20.2.5 I²C

表 20-12. I²C特性

参数编号	参数	参数名称	Min	Nom	Max	单位
I1 ^a	t _{SCH}	起始条件保持时间	36	-	-	系统时钟
I2 ^a	t _{LP}	时钟低电平时间	36	-	-	系统时钟
I3 ^b	t _{SRT}	I ² CSCL/I ² CSDA上升时间 (V _{IL} =0.5 V~V _{IH} =2.4 V)	-	-	(见注b)	ns
I4 ^a	t _{DH}	数据保持时间	2	-	-	系统时钟
I5 ^c	t _{SFT}	I ² CSCL/I ² CSDA下降时间 (V _{IH} =2.4 V~V _{IL} =0.5 V)	-	9	10	ns
I6 ^a	t _{HT}	时钟高电平时间	24	-	-	系统时钟
I7 ^a	t _{DS}	数据建立时间	18	-	-	系统时钟
I8 ^a	t _{SCSR}	起始条件的建立时间 (只用于重复的起始条件)	36	-	-	系统时钟
I9 ^a	t _{SCS}	停止条件的建立时间	24	-	-	系统时钟

- a. 值取决于I²C主机定时器周期 (I²CMTPR) 寄存器的TPR位设定的值；最大I²CSCL频率下设定的TPR值 (TPR=0x2) 会获得最小的输出时序，如上表所示。I²C接口用来调节实际的数据转换时间，使之移到I²CSCL低电平周期的中间。实际位置受TPR设定值的影响；但是，上表中给出的数目是最小值。
- b. 由于I²CSCL和I²CSDA都是开漏类型的输出，控制器只能将输出驱动为低电平，因此，I²CSCL或I²CSDA到达高电平需要花费的时间由外部信号的容抗和上拉电阻值决定。
- c. 在标称的50pF负载下指定。

图 20-2. I²C时序

20.2.6 休眠模块

由于休眠模块旨在关断主器件所有其它功能部件的供电，所以需要对系统实现方面进行特殊的考虑。系统电源分布和系统的接口必须被驱动为 0 V_{DC}，或者用HIB控制的相同稳压器关断。

HIB控制的稳压器需要一个小于或等于250μs的稳定时间。


表 20-13. 休眠模块特性

参数编号	参数	参数名称	Min	Nom	Max	单位
H1	t _{HIB_LOW}	内部32.768KHz的时钟基准的上升沿到/HIB有效	-	200	-	μs
H2	t _{HIB_HIGH}	内部32.768KHz的时钟基准上升沿到/HIB无效	-	30	-	μs

参数编号	参数	参数名称	Min	Nom	Max	单位
H3	t_{WAKE_ASSERT}	/WAKE有效时间	62	-	-	μs
H4	$t_{WAKETOHIB}$	/WAKE有效到/HIB无效	62	-	124	μs
H5	t_{XOSC_SETTLE}	XOSC稳定时间 ^a	20	-	-	ms
H6	$t_{HIB_REG_WRITE}$	完成写HIB模块中非易失性寄存器的时间	92	-	-	μs
H7	$t_{HIB_TO_VDD}$	HIB 在 VDD 和 VDD25 的最小操作电压下无效	-	-	250	μs

a.这个参数很容易受PCB布线和走线长度的影响，从而使得这个参数时间更长一些。在PCB设计过程要特别注意，将走线长度和RLC（电阻、电感、电容）减到最小。

图 20-3. 休眠模块时序



20.2.7 同步串行接口 (SSI)

表 20-14. SSI特性

参数编号	参数	参数名称	Min	Nom	Max	单位
S1	t_{clk_per}	SSIClk周期时间	2	-	65024	系统时钟
S2	t_{clk_high}	SSIClk高电平时间	-	1/2	-	t_{clk_per}
S3	t_{clk_low}	SSIClk低电平时间	-	1/2	-	t_{clk_per}
S4	t_{clkrf}	SSIClk上升/下降时间	-	7.4	26	ns
S5	t_{DMd}	主机数据的有效延迟时间	0	-	20	ns
S6	t_{DMs}	主机数据的建立时间	20	-	-	ns
S7	t_{DMh}	主机数据的保持时间	40	-	-	ns
S8	t_{DSs}	从机数据的建立时间	20	-	-	ns
S9	t_{DSh}	从机数据的保持时间	40	-	-	ns

图 20-4. TI 帧格式 (FRF=01) 的SSI时序，单次传输的时序测量




图 20-5. MICROWIRE 帧格式 (FRF=10) 的SSI时序，单次传输





图 20-6. SPI 帧格式 (FRF=00) , SPH=1



20.2.8 JTAG和边界扫描

表 20-15. JTAG特性

参数编号	参数	参数名称	Min	Nom	Max	单位
J1	f_{TCK}	TCK工作时钟频率	0	-	10	MHz
J2	t_{TCK}	TCK工作时钟周期	100	-	-	ns
J3	t_{TCK_LOW}	TCK时钟低电平时间	-	t_{TCK}	-	ns
J4	t_{TCK_HIGH}	TCK时钟高电平时间	-	t_{TCK}	-	ns
J5	t_{TCK_R}	TCK上升时间	0	-	10	ns
J6	t_{TCK_F}	TCK下降时间	0	-	10	ns
J7	t_{TMS_SU}	到TCK上升沿为止的TMS建立时间	20	-	-	ns
J8	t_{TMS_HLD}	TCK上升沿开始算起的TMS保持时间	20	-	-	ns
J9	t_{TDI_SU}	到TCK上升沿为止的TDI建立时间	25	-	-	ns
J10	t_{TDI_HLD}	从TCK上升沿开始算起的TDI保持时间	25	-	-	ns
J11 t_{TDO_ZDV}	由TCK下降沿开始计算，高阻态到数据有效之间的时间	2-mA驱动	-	23	35	ns
		4-mA驱动		15	26	ns
		8-mA驱动		14	25	ns
		带斜率控制的8-mA驱动		18	29	ns
J12 t_{TDO_DV}	从TCK下降沿开始计算，两次数据有效之间的时间	2-mA驱动	-	21	35	ns
		4-mA驱动		14	25	ns
		8-mA驱动		13	24	ns
		带斜率控制的8-mA驱动		18	28	ns
J13 t_{TDO_DVZ}	从TCK下降沿开始计算，数据有效到高阻状态之间的时间	2-mA驱动	-	9	11	ns
		4-mA驱动		7	9	ns
		8-mA驱动		6	8	ns
		带斜率控制的8-mA驱动		7	9	ns
J14	t_{TRST}	\overline{TRST} 生效的时间	100	-	-	ns
J15	t_{TRST_SU}	到TCK上升沿为止的 \overline{TRST} 建立时间	10	-	-	ns

图 20-7. JTAG测试时钟输入时序




图 20-8. JTAG 测试访问端口 (TAP) 时序





图 20-9. JTAG TRST 时序



20.2.9 通用I/O口

注意： 所有GPIO口最大可承受5V的电压。

表 20-16. GPIO特性

参数	参数名称	条件	Min	Nom	Max	单位
t_{GPIOR}	GPIO上升时间 (V_{DD} 从20%上升到80%的时间)	2-mA驱动	-	17	26	ns
		4-mA驱动		9	13	ns
		8-mA驱动		6	9	ns
		带斜率控制的8-mA驱动		10	12	ns
t_{GPIOF}	GPIO下降时间 (V_{DD} 从80%下降到20%的时间)	2-mA驱动	-	17	25	ns
		4-mA驱动		8	12	ns
		8-mA驱动		6	10	ns
		带斜率控制的8-mA驱动		11	13	ns

20.2.10 复位

表 20-17. 复位特性

参数编号	参数	参数名称	Min	Nom	Max	单位
R1	V_{TH}	复位阈值	-	2.0	-	V
R2	V_{BTH}	掉电阈值	2.85	2.9	2.95	V

参数编号	参数	参数名称	Min	Nom	Max	单位
R3	T_{POR}	上电复位超时	-	10	-	ms
R4	T_{BOR}	掉电超时	-	500	-	μs
R5	T_{IRPOR}	POR之后内部复位的超时	6	-	11	ms
R6	T_{IRBOR}	BOR之后内部复位的超时 ^a	0	-	1	μs
R7	T_{IRHWR}	硬件复位 (RST管脚) 后内部复位的超时	0	-	1	ms
R8	T_{IRSWR}	软件启动的系统复位之后的内部复位的超时 ^a	2.5	-	20	μs
R9	T_{IRWDR}	看门狗复位之后的内部复位的超时 ^a	2.5	-	20	μs
R10	$T_{VDDRISE}$	电源电压 (V_{DD}) 的上升时间 (0V~3.3V)	-	-	100	ms
R11	T_{MIN}	最小RST脉冲宽度	2	-	-	μs

a. $20 * t_{MOSC_per}$

图 20-10. 外部复位时序 (RST)




图 20-11. 上电复位时序




图 20-12. 掉电复位时序




图 20-13. 软件复位时序






图 20-14. 看门狗复位时序



21 封装信息

图 21-1. 100-脚 LQFP封装



注意： 下列注释应用于封装图。

1. 所有尺寸均用mm表示。
2. 显示的尺寸是带有指定容差的标称尺寸。
3. 尺寸长度 'L' 在底板以上0.25mm的标准板处测量。

本体 +2.00 mm 占地面积, 1.4 mm封装厚度。		
符号	引脚	100L
A	最大	1.60
A ₁		最小0.05/ 最大0.15
A ₂	±0.05	1.40
D	±0.20	16.00
D ₁	±0.05	14.00

E	±0.20	16.00
E ₁	±0.05	14.00
L	±0.15/-0.10	0.60
e	BASIC	0.50
b	±0.05	0.22
θ	====	0°~7°
ddd	最大	0.08
ccc	最大	0.08
JEDEC 参考图	MS-026	
变量标志符	BED	

A 串行Flash加载程序

A.1 串行Flash加载程序

用户通过使用Stellaris[®] 串行Flash加载程序，无需使用调试接口，就可将代码下载到Flash存储器中。串行Flash加载程序通过一个简单的包接口（packet interface）与器件进行同步通信。Flash加载程序使用晶振，无需使能PLL，所以其速率取决于所使用的晶体。可以使用的两个串行接口分别是UART0和SSI接口。为方便起见，这两种串行接口的数据格式和通信协议都相同。

A.2 接口

用户一旦通过其中一个串行接口与Flash加载程序建立通信后，就立即使用包接口，并且一直使用，直至Flash加载程序复位或新代码掌握控制权。例如，一旦用户使用SSI端口进行通信后，通过UART与Flash的通信就会立刻被禁止，直到器件复位。

A.2.1 UART

通用异步收发器（UART）的通信采用的是固定的串行格式：8个数据位、无奇偶校验位、1个停止位。通信速率可以由Flash加载程序自动检测，它可以是主控器和器件所支持的任意有效波特率。自动检测序列要求波特率不能高于运行该串行Flash加载程序的电路板所具有的晶体频率的1/32。这实际上和通过硬件限制Stellaris[®]器件上所有UART的最大波特率的情况是一样的，该波特率如下计算：

$$\text{最大波特率} = \text{系统时钟频率} / 16$$

要确定波特率，串行Flash加载程序首先必须确定自己的晶体频率与波特率之间的关系。知道了这两者的关系，Flash加载程序就可以将其UART的波特率配置成和主控器一样。通过这种波特率自动检测技术，主机可以采用任意有效的波特率与器件进行通信。

在执行这种自动同步功能时，主控器必须向Flash加载程序发送两个均为0x55的字节。这样就可以向Flash加载程序生成一系列脉冲，这些脉冲可用来计算对UART进行编程以与主控器的波特率相同时所需的比率。在主控器发送了用于同步的格式之后，它将试图从UART中读回一个字节数据。Flash加载程序返回0xCC来表示波特率检测成功。如果在至少2倍于传输两个字节所需的时间内还没有接收到该字节，那么主控器可以重新发送另外一种格式：0x55, 0x55，并再次等待0xCC字节，直至Flash加载程序确认已经正确接收到同步格式。例如，等待数据从Flash加载程序返回的时间应该为 $2^*(20(\text{位}/\text{同步})/\text{波特率}(\text{位}/\text{同步}))$ 。要得到115200的波特率，时间必须设为 $2^*(20/115200)$ 或0.35ms。

A.2.2 SSI

同步串行接口（SSI）端口也使用固定的串行格式进行通信，它所使用的帧被定义为Motorola格式，即SPH设为1，SPO也设为1。有关该传输协议的格式的详细内容请见SSI小节“帧格式”在318页。与UART类似，SSI接口对硬件也有一定的要求，限制SSI时钟可以运行的最大速率。这样，SSI最大的时钟速率为运行Flash加载程序的电路板所具有的晶体频率的1/12。由于主器件作为主控器，因此，时钟直接由主控器提供，Flash加载程序上的SSI不需要确定时钟。

A.3 信息包处理

除UART自动波特率（auto-baud）之外的所有通信，都是通过已定义的信息包来完成。这些信息包由器件作出应答（ACK）或非应答（NAK）。接收和发送信息包所使用的格式都相同，包括对信息包的成功接收和未接收作出应答时所使用的方法也相同。

A.3.1 信息包的格式

所有从器件中发送和接收的信息包均使用下列字节封包格式：

struct	
{	
unsigned char ucSize;	
unsigned char ucCheckSum;	
unsigned char Data[];	
}	
ucSize	接收到的第一个字节，包含的是总的传输长度，包括数据长度以及校验和字节。
ucChecksum	保存的只是对数据缓冲区中的字节进行简单校验而得的结果。算法是：Data[0]+Data[1]+...+Data[ucSize-3]。
Data	打算供器件使用的原始数据，它按照某些命令接口的形式进行格式化。此时，该数据缓冲区应向器件发送或从器件接收ucSize-2个数据字节。

A.3.2 信息包的发送

实际的信息包字节可以一个一个单独地发送，也可以一次全部发送；唯一的局限性就是引发Flash存储器访问的命令应该限定下载的字节数，以防止在Flash编程器件丢失字节。这种限定会在描述串行flash加载程序命令 **COMMAND_SEND_DATA** 中进一步讨论(见“**COMMAND_SEND_DATA (0x24)**”在 424页)。

一旦主控器对数据包进行正确的格式化之后，数据包就必须通过UART或SSI接口发送出去。然后主控器轮询UART或SSI接口以查找从器件中返回的第一个非零数据。该非零字节可以是来自器件的ACK (0xCC) 或 (ACK) 的NAK (0x33)，表明成功接收到信息包，或未能接收到信息包。但这并不表示位于信息包数据部分的已发送命令的实际内容就是有效的，它仅仅表示已经成功接收到信息包。

A.3.3 信息包的接收

Flash加载程序发送数据包与接收数据包的格式相同。它在发送第一个实际的数据字节前会发送一个前导零。第一个非零字节表示紧跟校验和字节之后的信息包的长度，最后跟着数据本身。在Flash加载程序发送第一个非零字节之后，数据之间便没有间隔。一旦与Flash加载程序通信的器件接收完所有字节，它就必须对信息包作出ACK或NAK应答以指示发送是否成功。如果器件向Flash加载程序发送的是NAK，那么它将重新发送失败的命令，并再次请求发送数据。由于Flash加载程序只将接收到的第一个非0数据作为有效响应，所以，如有必要，主控器会在向下发送ACK/NAK信号给Flash加载程序前先发送前导零。为了从Flash加载程序中接收数据或向其发送数据，SSI接口就需要使用这种填充零操作。

A.4 命令

下文将对能够发送到Flash加载程序的命令列表进行详细介绍。数据的第一个字节始终为其中的一个已定义命令，后面跟着的是由被发送命令定义的数据或参数。

A.4.1 **COMMAND_PING (0X20)**

本命令用于简单地接收命令，并将全局状态设置为成功。信息包的格式如下：

```
Byte[0] = 0x03;
Byte[1] = checksum(Byte[2]);
Byte[2] = COMMAND_PING;
```

Ping命令含3个字节，COMMAND_PING的值为0x20，且一个字节的校验和即为该字节本身，因此，Byte[1]也为0x20。由于ping命令不含真正的返回状态，因此ACK应答可以解释为成功地对Flash加载程序执行了ping操作。

A.4.2 COMMAND_GET_STATUS (0x23)

本命令返回的是上一次发送的命令的状态。该命令通常在每个命令之后才发送，以确保之前的命令发送成功，或者如果失败，则可确保正确地对失败进行响应。本命令首先需要信息包数据中的一个字节，然后对含有状态码的一个字节数据的信息包进行读操作。最后一步便是是对已接收数据作出ACK或NAK应答，以便Flash加载程序知道是否已经读取完数据。

```
Byte[0] = 0x03
Byte[1] = checksum(Byte[2])
Byte[2] = COMMAND_GET_STATUS
```

A.4.3 COMMAND_DOWNLOAD (0x21)

本命令要发送到Flash加载程序，以表明存储数据的位置以及在COMMAND_SEND_DATA之后应发送的字节数。本命令由均先传输最高位（MSB）的2个32位值组成。第一个32位值是对数据进行编程的起始地址，第二个32位值是要发送的数据的字节数。本命令还可以对整个编程空间触发一次擦除操作，因此本命令与其他命令相比，所花费的时间将更长。这样，接收电路板的ACK/NAK响应所需的时间也将更长。本命令后面必须紧跟一个COMMAND_GET_STATUS命令，以确保程序（Program）地址和（Program）大小对于运行Flash加载程序的器件是有效的。

发送本命令的包格式如下所示：

```
Byte[0] = 11
Byte[1] = checksum(Bytes[2:10])
Byte[2] = COMMAND_DOWNLOAD
Byte[3] = Program Address [31:24]
Byte[4] = Program Address [23:16]
Byte[5] = Program Address [15:8]
Byte[6] = Program Address [7:0]
Byte[7] = Program Size [31:24]
Byte[8] = Program Size [23:16]
Byte[9] = Program Size [15:8]
Byte[10] = Program Size [7:0]
```

A.4.4 COMMAND_SEND_DATA (0x24)

本命令的后面应该只紧跟一个COMMAND_DOWNLOAD命令，或者如果需要更多数据，还可以紧跟另外一个COMMAND_SEND_DATA命令。连续的发送数据命令会使地址自动递增，并从先前的位置继续编程。调用者应该将数据的传输限制为一个信息包最多含8个字节，以便对Flash成功编程，并且不会让串行接口输入缓冲区出现溢出状况。一旦接收完由COMMAND_DOWNLOAD命令指示的字节数，本命令就会终止编程。每次调用该功能时，它之后都必须紧跟一个COMMAND_GET_STATUS命令，以确保数据成功编入Flash中。如果Flash加载程序向本命令发送一个NAK应答，Flash加载程序将不会使当前地址递增，以便重新发送之前的数据。

```
Byte[0] = 11
Byte[1] = checksum(Bytes[2:10])
Byte[2] = COMMAND_SEND_DATA
Byte[3] = Data[0]
Byte[4] = Data[1]
Byte[5] = Data[2]
Byte[6] = Data[3]
```

```

Byte[7] = Data[4]
Byte[8] = Data[5]
Byte[9] = Data[6]
Byte[10] = Data[7]

```

A.4.5 COMMAND_RUN (0x22)

本命令用于告知Flash加载程序从作为本命令中的参数进行传递的地址处执行。本命令由一个32位值组成，该值被解释为执行时的地址。32位值首先发送最高位（MSB），并且在给定地址处真正执行代码之前，Flash加载程序会向主机返回一个ACK信号作为应答。这样，主控器就知道是否已成功接收该命令，以及代码是否正在运行。

```

Byte[0] = 7
Byte[1] = checksum(Bytes[2:6])
Byte[2] = COMMAND_RUN
Byte[3] = Execute Address[31:24]
Byte[4] = Execute Address[23:16]
Byte[5] = Execute Address[15:8]
Byte[6] = Execute Address[7:0]

```

A.4.6 COMMAND_RESET (0x25)

本命令用于通知Flash加载程序件进行复位。这在下载一个覆写Flash加载程序的新映象（image），以及希望从一个完全复位的状态启动时是非常有用。与COMMAND_RUN命令不同的是，COMMAND_RESET命令允许硬件读取初始的堆栈指针以及为新代码设立初始堆栈指针。如果出现重大的错误，或者是主器件想重新与Flash加载程序通信时，本命令还可以用来复位Flash加载程序。

```

Byte[0] = 3
Byte[1] = checksum(Byte[2])
Byte[2] = COMMAND_RESET

```

Flash加载程序在对运行Flash加载程序的器件实际执行软件复位前，会向主控器返回一个ACK信号作为应答。这样，主控器就知道该命令已被成功接收，器件将被复位。

B 寄存器快速参考

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16																																			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																																			
系统控制																																																		
DID0 , 类型 RO, 偏移量 0x000, 复位 -																																																		
<table border="1"> <tr> <td>VER</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>CLASS</td></tr> <tr> <td colspan="8">MAJOR</td><td colspan="8" rowspan="3">MINOR</td></tr> </table>																VER															CLASS	MAJOR								MINOR										
VER															CLASS																																			
MAJOR								MINOR																																										
PBORCTL , 类型 R/W, 偏移量 0x030, 复位 0x0000.7FFF																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>BORIOR</td></tr> </table>																															BORIOR																			
															BORIOR																																			
LDOPCTL , 类型 R/W, 偏移量 0x034, 复位 0x0000.0000																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>VADJ</td></tr> </table>																															VADJ																			
															VADJ																																			
RIS , 类型 RO, 偏移量 0x050, 复位 0x0000.0000																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>PLLRIIS</td></tr> </table>																															PLLRIIS																			
															PLLRIIS																																			
IMC , 类型 R/W, 偏移量 0x054, 复位 0x0000.0000																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>PLLIM</td></tr> </table>																															PLLIM																			
															PLLIM																																			
MISC , 类型 R/W, 偏移量 0x058, 复位 0x0000.0000																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>PLLLMIS</td></tr> </table>																															PLLLMIS																			
															PLLLMIS																																			
RESC , 类型 R/W, 偏移量 0x05C, 复位 -																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>LDO SW WDT BOR POR EXT</td></tr> </table>																															LDO SW WDT BOR POR EXT																			
															LDO SW WDT BOR POR EXT																																			
RCC , 类型 R/W, 偏移量 0x060, 复位 0x07A0.3AD1																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td>ACG</td><td></td><td>SYSDIV</td><td></td><td>USESYSDIV</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr> <td></td><td></td><td>PWRDN</td><td></td><td>BYPASS</td><td></td><td></td><td>XTAL</td><td></td><td>OSCSRC</td><td></td><td></td><td></td><td>IOSCDIS</td><td>MOSCDIS</td><td></td></tr> </table>																				ACG		SYSDIV		USESYSDIV										PWRDN		BYPASS			XTAL		OSCSRC				IOSCDIS	MOSCDIS				
				ACG		SYSDIV		USESYSDIV																																										
		PWRDN		BYPASS			XTAL		OSCSRC				IOSCDIS	MOSCDIS																																				
PLLCFG , 类型 RO, 偏移量 0x064, 复位 -																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>F</td><td>R</td><td></td></tr> </table>																													F	R																				
													F	R																																				
RCC2 , 类型 R/W, 偏移量 0x070, 复位 0x0780.2800																																																		
<table border="1"> <tr> <td>USERCC2</td><td></td><td></td><td></td><td></td><td>SYSDIV2</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr> <td></td><td></td><td>PWRDN2</td><td></td><td>BYPASS2</td><td></td><td></td><td></td><td></td><td></td><td>OSCSRC2</td><td></td><td></td><td></td><td></td><td></td></tr> </table>																USERCC2					SYSDIV2													PWRDN2		BYPASS2						OSCSRC2								
USERCC2					SYSDIV2																																													
		PWRDN2		BYPASS2						OSCSRC2																																								
DSLPCCLKCFG , 类型 R/W, 偏移量 0x144, 复位 0x0780.0000																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td>DSDIVORIDE</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>DSOSCSRC</td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>																				DSDIVORIDE																					DSOSCSRC									
				DSDIVORIDE																																														
									DSOSCSRC																																									
DID1 , 类型 RO, 偏移量 0x004, 复位 -																																																		
<table border="1"> <tr> <td>VER</td><td></td><td></td><td></td><td>FAM</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>PARTNO</td><td></td><td></td></tr> <tr> <td></td><td>PINCOUNT</td><td></td><td></td><td></td><td></td><td></td><td></td><td>TEMP</td><td></td><td></td><td></td><td></td><td>PKG</td><td>ROHS</td><td>QUAL</td></tr> </table>																VER				FAM									PARTNO				PINCOUNT							TEMP					PKG	ROHS	QUAL			
VER				FAM									PARTNO																																					
	PINCOUNT							TEMP					PKG	ROHS	QUAL																																			
DC0 , 类型 RO, 偏移量 0x008, 复位 0x003F.001F																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td>SRAMSZ</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> <tr> <td></td><td></td><td></td><td></td><td></td><td>FLASHSZ</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>																					SRAMSZ																FLASHSZ													
					SRAMSZ																																													
					FLASHSZ																																													
DC1 , 类型 RO, 偏移量 0x010, 复位 0x0001.33FF																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>ADC</td></tr> <tr> <td></td><td></td><td></td><td>MINSYSDIV</td><td></td><td>MAXADCSPD</td><td></td><td></td><td>MPU</td><td>HIB</td><td>TEMPSNS</td><td>PLL</td><td>WDT</td><td>SWO</td><td>SWD</td><td>JTAG</td></tr> </table>																															ADC				MINSYSDIV		MAXADCSPD			MPU	HIB	TEMPSNS	PLL	WDT	SWO	SWD	JTAG			
															ADC																																			
			MINSYSDIV		MAXADCSPD			MPU	HIB	TEMPSNS	PLL	WDT	SWO	SWD	JTAG																																			
DC2 , 类型 RO, 偏移量 0x014, 复位 0x070F.5037																																																		
<table border="1"> <tr> <td></td><td></td><td></td><td>I2C1</td><td>I2C0</td><td></td><td>COMP2</td><td>COMP1</td><td>COMP0</td><td></td><td></td><td></td><td></td><td>TIMER3</td><td>TIMER2</td><td>TIMER1</td><td>TIMER0</td></tr> <tr> <td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td>SSI1</td><td>SSI0</td><td></td><td></td><td>UART2</td><td>UART1</td><td>UART0</td><td></td></tr> </table>																			I2C1	I2C0		COMP2	COMP1	COMP0					TIMER3	TIMER2	TIMER1	TIMER0										SSI1	SSI0			UART2	UART1	UART0		
			I2C1	I2C0		COMP2	COMP1	COMP0					TIMER3	TIMER2	TIMER1	TIMER0																																		
									SSI1	SSI0			UART2	UART1	UART0																																			
DC3 , 类型 RO, 偏移量 0x018, 复位 0x3FFF.7FC0																																																		
<table border="1"> <tr> <td></td><td></td><td>CCP5</td><td>CCP4</td><td>CCP3</td><td>CCP2</td><td>CCP1</td><td>CCP0</td><td>ADC7</td><td>ADC6</td><td>ADC5</td><td>ADC4</td><td>ADC3</td><td>ADC2</td><td>ADC1</td><td>ADC0</td></tr> <tr> <td></td><td>C2O</td><td>C2PLUS</td><td>C2MINUS</td><td>C1O</td><td>C1PLUS</td><td>C1MINUS</td><td>C0O</td><td>C0PLUS</td><td>C0MINUS</td><td></td><td></td><td></td><td></td><td></td><td></td></tr> </table>																		CCP5	CCP4	CCP3	CCP2	CCP1	CCP0	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0		C2O	C2PLUS	C2MINUS	C1O	C1PLUS	C1MINUS	C0O	C0PLUS	C0MINUS									
		CCP5	CCP4	CCP3	CCP2	CCP1	CCP0	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0																																			
	C2O	C2PLUS	C2MINUS	C1O	C1PLUS	C1MINUS	C0O	C0PLUS	C0MINUS																																									

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
DC4, 类型 RO, 偏移量 0x01C, 复位 0x0000.00FF																
								GPIOH	GPIOG	GPIOF	GPIOE	GPIOD	GPIOC	GPIOB	GPIOA	
RCGC0, 类型 RW, 偏移量 0x100, 复位 0x00000040																
									HIB			WDT			ADC	
				MAXADCSPD											ADC	
SCGC0, 类型 RW, 偏移量 0x110, 复位 0x00000040																
				MAXADCSPD				HIB			WDT				ADC	
DCGC0, 类型 RW, 偏移量 0x120, 复位 0x00000040																
				MAXADCSPD				HIB			WDT				ADC	
RCGC1, 类型 RW, 偏移量 0x104, 复位 0x00000000								COMP2	COMP1	COMP0			TIMER3	TIMER2	TIMER1	TIMER0
	I2C1		I2C0								SSI1	SSI0		UART2	UART1	UART0
SCGC1, 类型 RW, 偏移量 0x114, 复位 0x00000000								COMP2	COMP1	COMP0			TIMER3	TIMER2	TIMER1	TIMER0
	I2C1		I2C0								SSI1	SSI0		UART2	UART1	UART0
DCGC1, 类型 RW, 偏移量 0x124, 复位 0x00000000								COMP2	COMP1	COMP0			TIMER3	TIMER2	TIMER1	TIMER0
	I2C1		I2C0								SSI1	SSI0		UART2	UART1	UART0
RCGC2, 类型 RW, 偏移量 0x108, 复位 0x00000000																
								GPIOH	GPIOG	GPIOF	GPIOE	GPIOD	GPIOC	GPIOB	GPIOA	
SCGC2, 类型 RW, 偏移量 0x118, 复位 0x00000000																
								GPIOH	GPIOG	GPIOF	GPIOE	GPIOD	GPIOC	GPIOB	GPIOA	
SRCR0, 类型 RW, 偏移量 0x040, 复位 0x00000000															ADC	
									HIB			WDT				
SRCR1, 类型 RW, 偏移量 0x044, 复位 0x00000000																
	I2C1		I2C0					COMP2	COMP1	COMP0			TIMER3	TIMER2	TIMER1	TIMER0
SRCR2, 类型 RW, 偏移量 0x048, 复位 0x00000000																
								GPIOH	GPIOG	GPIOF	GPIOE	GPIOD	GPIOC	GPIOB	GPIOA	
休眠模块																
HIBRTCC, 类型 RO, 偏移量 0x000, 复位 0x0000.0000																
								RTCC								
								RTCC								
HIBRTCM0, 类型 R/W, 偏移量 0x004, 复位 0xFFFF.FFFF									RTCM0							
								RTCM0								
HIBRTCM1, 类型 R/W, 偏移量 0x008, 复位 0xFFFF.FFFF									RTCM1							
								RTCM1								
HIBRTCLD, 类型 R/W, 偏移量 0x00C, 复位 0xFFFF.FFFF									RTCLD							
								RTCLD								

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
HIBCTL , 类型 R/W, 偏移量 0x010, 复位 0x0000.0000																
								VABORT	CLK32EN	LOWBATEN	PINWEN	RTCWEN	CLKSEL	HIBREQ	RTCN	
HIBIM , 类型 R/W, 偏移量 0x014, 复位 0x0000.0000																
												EXTW	LOWBAT	RTCAULT1	RTCAULT0	
HIBRIS , 类型 RO, 偏移量 0x018, 复位 0x0000.0000																
												EXTW	LOWBAT	RTCAULT1	RTCAULT0	
HIBMIS , 类型 RO, 偏移量 0x01C, 复位 0x0000.0000																
												EXTW	LOWBAT	RTCAULT1	RTCAULT0	
HIBIC , 类型 R/W1C, 偏移量 0x020, 复位 0x0000.0000																
												EXTW	LOWBAT	RTCAULT1	RTCAULT0	
HIBRTCT , 类型 R/W, 偏移量 0x024, 复位 0x0000.7FFF																
								TRIM								
HIBDATA , 类型 R/W, 偏移量 0x030- 0x12C, 复位 0x0000.0000																
								RTD								
内部存储器																
Flash控制偏移量																
FMA , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000																
								OFFSET								
FMD , 类型 R/W, 偏移量 0x004, 复位 0x0000.0000									DATA							
									DATA							
FMC , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000																
								WRKEY					COMT	MERASE	ERASE	WRITE
FCRIS , 类型 RO, 偏移量 0x00C, 复位 0x0000.0000																
													PRIS	ARIS		
FCIM , 类型 R/W, 偏移量 0x010, 复位 0x0000.0000																
													PMASK	AMASK		
FCMISC , 类型 R/W1C, 偏移量 0x014, 复位 0x0000.0000																
													PMISC	AMISC		
内部存储器																
系统控制偏移量																
USECRL , 类型 R/W, 偏移量 0x140, 复位 0x31																
									USEC							
FMPRE0 , 类型 R/W, 偏移量 0x130 and(cn) 0x200, 复位 0xFFFF.FFFF																
								READ_ENABLE								
								READ_ENABLE								
FMPPE0 , 类型 R/W, 偏移量 0x134 and(cn) 0x400, 复位 0xFFFF.FFFF																
								PROG_ENABLE								
								PROG_ENABLE								

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USER_DBG , 类型 RW, 偏移量 0x1D0, 复位 0xFFFF.FFFF															
NW DATA															
DATA DBG1 DBG0															
USER_REG0 , 类型 RW, 偏移量 0x1E0, 复位 0xFFFF.FFFF															
NW DATA															
DATA															
USER_REG1 , 类型 RW, 偏移量 0x1E4, 复位 0xFFFF.FFFF															
NW DATA															
DATA															
FMPRE1 , 类型 RW, 偏移量 0x204, 复位 0x0000.0000															
READ_ENABLE															
READ_ENABLE															
FMPRE2 , 类型 RW, 偏移量 0x208, 复位 0x0000.0000															
READ_ENABLE															
READ_ENABLE															
FMPRE3 , 类型 RW, 偏移量 0x20C, 复位 0x0000.0000															
READ_ENABLE															
READ_ENABLE															
FMPPE1 , 类型 RW, 偏移量 0x404, 复位 0x0000.0000															
PROG_ENABLE															
PROG_ENABLE															
FMPPE2 , 类型 RW, 偏移量 0x408, 复位 0x0000.0000															
PROG_ENABLE															
PROG_ENABLE															
FMPPE3 , 类型 RW, 偏移量 0x40C, 复位 0x0000.0000															
PROG_ENABLE															
PROG_ENABLE															
通用输入/输出端口 (GPIO)															
GPIODATA , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
DATA															
GPIODIR , 类型 R/W, 偏移量 0x400, 复位 0x0000.0000															
DIR															
GPIOIS , 类型 R/W, 偏移量 0x404, 复位 0x0000.0000															
IS															
GPIOIBE , 类型 R/W, 偏移量 0x408, 复位 0x0000.0000															
IBE															
GPIOIEV , 类型 R/W, 偏移量 0x40C, 复位 0x0000.0000															
IEV															
GPIOIM , 类型 R/W, 偏移量 0x410, 复位 0x0000.0000															
IME															
GPIORIS , 类型 RO, 偏移量 0x414, 复位 0x0000.0000															
RIS															
GPIOIMIS , 类型 RO, 偏移量 0x418, 复位 0x0000.0000															
MIS															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPIOICR , 类型 W1C, 偏移量 0x41C, 复位 0x0000.0000															
GPIOAFSEL , 类型 R/W, 偏移量 0x420, 复位 -															
GPIODR2R , 类型 R/W, 偏移量 0x500, 复位 0x0000.00FF															
GPIODR4R , 类型 R/W, 偏移量 0x504, 复位 0x0000.0000															
GPIODR8R , 类型 R/W, 偏移量 0x508, 复位 0x0000.0000															
GPIOODR , 类型 R/W, 偏移量 0x50C, 复位 0x0000.0000															
GPIOPUR , 类型 R/W, 偏移量 0x510, 复位 -															
GPIOPDR , 类型 R/W, 偏移量 0x514, 复位 0x0000.0000															
GPIOSLR , 类型 R/W, 偏移量 0x518, 复位 0x0000.0000															
GPIODEN , 类型 R/W, 偏移量 0x51C, 复位 -															
GPIOLOCK , 类型 R/W, 偏移量 0x520, 复位 0x0000.0001															
GPIOCR , 类型 -, 偏移量 0x524, 复位 -															
GPIOPeriphID4 , 类型 RO, 偏移量 0xFD0, 复位 0x0000.0000															
GPIOPeriphID5 , 类型 RO, 偏移量 0xFD4, 复位 0x0000.0000															
GPIOPeriphID6 , 类型 RO, 偏移量 0xFD8, 复位 0x0000.0000															
GPIOPeriphID7 , 类型 RO, 偏移量 0xFDC, 复位 0x0000.0000															
GPIOPeriphID0 , 类型 RO, 偏移量 0xFE0, 复位 0x0000.0061															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPIOPeriphID1 , 类型 RO, 偏移量 0xFE4, 复位 0x0000.0000															
PID1															
GPIOPeriphID2 , 类型 RO, 偏移量 0xFE8, 复位 0x0000.0018															
PID2															
GPIOPeriphID3 , 类型 RO, 偏移量 0xFEC, 复位 0x0000.0001															
PID3															
GPIOCellID0 , 类型 RO, 偏移量 0xFF0, 复位 0x0000.000D															
CID0															
GPIOCellID1 , 类型 RO, 偏移量 0xFF4, 复位 0x0000.00F0															
CID1															
GPIOCellID2 , 类型 RO, 偏移量 0xFF8, 复位 0x0000.0005															
CID2															
GPIOCellID3 , 类型 RO, 偏移量 0xFFC, 复位 0x0000.00B1															
CID3															
通用定时器															
GPTMCFG , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
GPTMCFG															
GPTMTAMR , 类型 R/W, 偏移量 0x004, 复位 0x0000.0000															
TAAMS TACMR TAMR															
GPTMTBMR , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000															
TBAMS TBCMR TBMR															
GPTMCTL , 类型 R/W, 偏移量 0x00C, 复位 0x0000.0000															
TBPWML TBOTE TBEVENT TBSTALL TBEN TAPWML TAOTE RTCEN TAEVENT TASTALL TAEN															
GPTMIMR , 类型 R/W, 偏移量 0x018, 复位 0x0000.0000															
CBEIM CBMIM TBTOIM RTCIM CAEIM CAMIM TATOIM															
GPTMRIS , 类型 RO, 偏移量 0x01C, 复位 0x0000.0000															
CBERIS CBMRIS TBTORIS RTCRIS CAERIS CAMRIS TATORIS															
GPTMMIS , 类型 RO, 偏移量 0x020, 复位 0x0000.0000															
CBEMIS CBMMIS TBTOIMIS RTCMIS CAEMIS CAMMIS TATOMIS															
GPTMICR , 类型 W1C, 偏移量 0x024, 复位 0x0000.0000															
CBECINT CBMCINT TBTOCINT RTCCINT CAECINT CAMCINT TATOCINT															
GPTMTAILR , 类型 R/W, 偏移量 0x028, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)															
TAILRH TAILRL															
GPTMTBILR , 类型 R/W, 偏移量 0x02C, 复位 0x0000.FFFF															
TBILRL															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPTMTAMATCHR , 类型 R/W, 偏移量 0x030, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)															
TAMRH															
TAMRL															
GPTMTBMATCHR , 类型 R/W, 偏移量 0x034, 复位 0x0000.FFFF															
TBMRL															
GPTMTAPR , 类型 R/W, 偏移量 0x038, 复位 0x0000.0000															
TAPSR															
GPTMTBPR , 类型 R/W, 偏移量 0x03C, 复位 0x0000.0000															
TBPSR															
GPTMTAPMR , 类型 R/W, 偏移量 0x040, 复位 0x0000.0000															
TAPSMR															
GPTMTBPMR , 类型 R/W, 偏移量 0x044, 复位 0x0000.0000															
TBPSMR															
GPTMTAR , 类型 RO, 偏移量 0x048, 复位 0x0000.FFFF (16位模式) 和 0xFFFF.FFFF (32位模式)															
TARH															
TARL															
GPTMTBR , 类型 RO, 偏移量 0x04C, 复位 0x0000.FFFF															
TBRL															
看门狗定时器															
WDTLOAD , 类型 R/W, 偏移量 0x000, 复位 0xFFFF.FFFF															
WDTLoad															
WDTVVALUE , 类型 RO, 偏移量 0x004, 复位 0xFFFF.FFFF															
WDTValue															
WDTCTL , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000															
RESEN INTEN															
WDTICR , 类型 WO, 偏移量 0x00C, 复位 -															
WDTIntClr															
WDTRIS , 类型 RO, 偏移量 0x010, 复位 0x0000.0000															
WDTRIS															
WDTMIS , 类型 RO, 偏移量 0x014, 复位 0x0000.0000															
WDTMIS															
WDTTEST , 类型 R/W, 偏移量 0x418, 复位 0x0000.0000															
STALL															
WDTLOCK , 类型 R/W, 偏移量 0xC00, 复位 0x0000.0000															
WDTLock															
WDTPeriphID4 , 类型 RO, 偏移量 0xFD0, 复位 0x0000.0000															
PID4															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDTPeriphID5 , 类型 RO, 偏移量 0xFD4, 复位 0x0000.0000															
PID5															
WDTPeriphID6 , 类型 RO, 偏移量 0xFD8, 复位 0x0000.0000															
PID6															
WDTPeriphID7 , 类型 RO, 偏移量 0xFDC, 复位 0x0000.0000															
PID7															
WDTPeriphID0 , 类型 RO, 偏移量 0xFE0, 复位 0x0000.0005															
PID0															
WDTPeriphID1 , 类型 RO, 偏移量 0xFE4, 复位 0x0000.0018															
PID1															
WDTPeriphID2 , 类型 RO, 偏移量 0xFE8, 复位 0x0000.0018															
PID2															
WDTPeriphID3 , 类型 RO, 偏移量 0xFEC, 复位 0x0000.0001															
PID3															
WDTPCellID0 , 类型 RO, 偏移量 0xFF0, 复位 0x0000.000D															
CID0															
WDTPCellID1 , 类型 RO, 偏移量 0xFF4, 复位 0x0000.00F0															
CID1															
WDTPCellID2 , 类型 RO, 偏移量 0xFF8, 复位 0x0000.0005															
CID2															
WDTPCellID3 , 类型 RO, 偏移量 0xFFC, 复位 0x0000.00B1															
CID3															
模数转换器(ADC)															
ADCACTSS , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
ASEN3 ASEN2 ASEN1 ASEN0															
ADCRIS , 类型 RO, 偏移量 0x004, 复位 0x0000.0000															
INR3 INR2 INR1 INR0															
ADCIM , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000															
MASK3 MASK2 MASK1 MASK0															
ADCISC , 类型 R/W1C, 偏移量 0x00C, 复位 0x0000.0000															
IN3 IN2 IN1 IN0															
ADCOSTAT , 类型 R/W1C, 偏移量 0x010, 复位 0x0000.0000															
OV3 OV2 OV1 OV0															
ADCEMUX , 类型 R/W, 偏移量 0x014, 复位 0x0000.0000															
EM3				EM2				EM1				EM0			

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
ADCUSTAT , 类型 R/W1C, 偏移量 0x018, 复位 0x0000.0000																	
														UV3	UV2	UV1	UV0
ADCSSPRI , 类型 R/W, 偏移量 0x020, 复位 0x0000.3210																	
												SS3	SS2	SS1	SS0		
ADCPSSI , 类型 WO, 偏移量 0x028, 复位 -																	
													SS3	SS2	SS1	SS0	
ADCSAC , 类型 R/W, 偏移量 0x030, 复位 0x0000.0000																	
															AVG		
ADCSSMUX0 , 类型 R/W, 偏移量 0x040, 复位 0x0000.0000																	
	MUX7			MUX6			MUX5			MUX4							
	MUX3			MUX2			MUX1			MUX0							
ADCSSCTL0 , 类型 R/W, 偏移量 0x044, 复位 0x0000.0000																	
TS7	IE7	END7	D7	TS6	IE6	END6	D6	TS5	IE5	END5	D5	TS4	IE4	END4	D4		
TS3	IE3	END3	D3	TS2	IE2	END2	D2	TS1	IE1	END1	D1	TS0	IE0	END0	D0		
ADCSSFIFO0 , 类型 RO, 偏移量 0x048, 复位 0x0000.0000																	
															DATA		
ADCSSFIFO1 , 类型 RO, 偏移量 0x068, 复位 0x0000.0000																	
															DATA		
ADCSSFIFO2 , 类型 RO, 偏移量 0x088, 复位 0x0000.0000																	
															DATA		
ADCSSFIFO3 , 类型 RO, 偏移量 0x0A8, 复位 0x0000.0000																	
															DATA		
ADCSSFSTAT0 , 类型 RO, 偏移量 0x04C, 复位 0x0000.0100																	
	FULL				EMPTY			HPTR							T PTR		
ADCSSFSTAT1 , 类型 RO, 偏移量 0x06C, 复位 0x0000.0100																	
	FULL				EMPTY			HPTR							T PTR		
ADCSSFSTAT2 , 类型 RO, 偏移量 0x08C, 复位 0x0000.0100																	
	FULL				EMPTY			HPTR							T PTR		
ADCSSFSTAT3 , 类型 RO, 偏移量 0x0AC, 复位 0x0000.0100																	
	FULL				EMPTY			HPTR							T PTR		
ADCSSMUX1 , 类型 RO, 偏移量 0x060, 复位 0x0000.0000																	
	MUX3			MUX2			MUX1			MUX0							
ADCSSMUX2 , 类型 RO, 偏移量 0x080, 复位 0x0000.0000																	
	MUX3			MUX2			MUX1			MUX0							
ADCSSCTL1 , 类型 RO, 偏移量 0x064, 复位 0x0000.0000																	
TS3	IE3	END3	D3	TS2	IE2	END2	D2	TS1	IE1	END1	D1	TS0	IE0	END0	D0		

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCSSCTL2, 类型 RO, 偏移量 0x084, 复位 0x0000.0000															
TS3	IE3	END3	D3	TS2	IE2	END2	D2	TS1	IE1	END1	D1	TS0	IE0	END0	D0
ADCSSMUX3, 类型 R/W, 偏移量 0x0A0, 复位 0x0000.0000															
MUX0															
ADCSSCTL3, 类型 R/W, 偏移量 0x0A4, 复位 0x0000.0002															
TS0 IE0 END0 D0															
ADCTMLB, 类型 RO, 偏移量 0x100, 复位 0x0000.0000															
CNT CONT DIFF TS MUX															
ADCTMLB, 类型 WO, 偏移量 0x100, 复位 0x0000.0000															
LB															
通用异步收发器 (UART)															
UARTDR, 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
OE BE PE FE DATA															
UARTRSR/ UARTECR, 类型 RO, 偏移量 0x004, 复位 0x0000.0000															
OE BE PE FE															
UARTRSR/ UARTECR, 类型 WO, 偏移量 0x004, 复位 0x0000.0000															
DATA															
UARTFR, 类型 RO, 偏移量 0x018, 复位 0x0000.0090															
TXFE RXFF TXFF RXFE BUSY															
UARTILPR, 类型 R/W, 偏移量 0x020, 复位 0x0000.0000															
ILPDVSR															
UARTIBRD, 类型 R/W, 偏移量 0x024, 复位 0x0000.0000															
DIVINT															
UARTFBRD, 类型 R/W, 偏移量 0x028, 复位 0x0000.0000															
DIVFRAC															
UARTLCRH, 类型 R/W, 偏移量 0x02C, 复位 0x0000.0000															
SPS WLEN FEN STP2 EPS PEN BRK															
UARTCTL, 类型 R/W, 偏移量 0x030, 复位 0x0000.0300															
RXE TXE LBE SIRLP SIREN UARTEN															
UARTIFLS, 类型 R/W, 偏移量 0x034, 复位 0x0000.0012															
RXIFLSEL TXIFLSEL															
UARTIM, 类型 R/W, 偏移量 0x038, 复位 0x0000.0000															
OEIM BEIM PEIM FEIM RTIM TXIM RXIM															
UARTRIS, 类型 RO, 偏移量 0x03C, 复位 0x0000.000F															
OERIS BERIS PERIS FERIS RTRIS TXRIS RXRIS															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
UARTMIS , 类型 RO, 偏移量 0x040, 复位 0x0000.0000																
				OEMIS	BEMIS	PEMIS	FEMIS	RTMIS	TXMIS	RXMIS						
UARTICR , 类型 W1C, 偏移量 0x044, 复位 0x0000.0000																
				OEIC	BEIC	PEIC	FEIC	RTIC	TXIC	RXIC						
UARTPeriphID4 , 类型 RO, 偏移量 0xFD0, 复位 0x0000.0000																
															PID4	
UARTPeriphID5 , 类型 RO, 偏移量 0xFD4, 复位 0x0000.0000																
															PID5	
UARTPeriphID6 , 类型 RO, 偏移量 0xFD8, 复位 0x0000.0000																
															PID6	
UARTPeriphID7 , 类型 RO, 偏移量 0xFDC, 复位 0x0000.0000																
															PID7	
UARTPeriphID0 , 类型 RO, 偏移量 0xFE0, 复位 0x0000.0011																
															PID0	
UARTPeriphID1 , 类型 RO, 偏移量 0xFE4, 复位 0x0000.0000																
															PID1	
UARTPeriphID2 , 类型 RO, 偏移量 0xFE8, 复位 0x0000.0018																
															PID2	
UARTPeriphID3 , 类型 RO, 偏移量 0xFEC, 复位 0x0000.0001																
															PID3	
UARTPCellID0 , 类型 RO, 偏移量 0xFF0, 复位 0x0000.000D																
															CID0	
UARTPCellID1 , 类型 RO, 偏移量 0xFF4, 复位 0x0000.00F0																
															CID1	
UARTPCellID2 , 类型 RO, 偏移量 0xFF8, 复位 0x0000.0005																
															CID2	
UARTPCellID3 , 类型 RO, 偏移量 0xFFC, 复位 0x0000.00B1																
															CID3	
同步串行接口 (SSI)																
SSICR0 , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000																
				SCR								SPH	SPO	FRF	DSS	
SSICR1 , 类型 R/W, 偏移量 0x004, 复位 0x0000.0000																
													SOD	MS	SSE	LBM
SSIDR , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000																
															DATA	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSISR , 类型 RO, 偏移量 0x00C, 复位 0x0000.0003															
SSICPSR , 类型 R/W, 偏移量 0x010, 复位 0x0000.0000															
SSIIM , 类型 R/W, 偏移量 0x014, 复位 0x0000.0000															
SSIRIS , 类型 RO, 偏移量 0x018, 复位 0x0000.0008															
SSIMIS , 类型 RO, 偏移量 0x01C, 复位 0x0000.0000															
SSIICR , 类型 W1C, 偏移量 0x020, 复位 0x0000.0000															
SSIPeriphID4 , 类型 RO, 偏移量 0xFD0, 复位 0x0000.0000															
SSIPeriphID5 , 类型 RO, 偏移量 0xFD4, 复位 0x0000.0000															
SSIPeriphID6 , 类型 RO, 偏移量 0xFD8, 复位 0x0000.0000															
SSIPeriphID7 , 类型 RO, 偏移量 0xFDC, 复位 0x0000.0000															
SSIPeriphID0 , 类型 RO, 偏移量 0xFE0, 复位 0x0000.0022															
SSIPeriphID1 , 类型 RO, 偏移量 0xFE4, 复位 0x0000.0000															
SSIPeriphID2 , 类型 RO, 偏移量 0xFE8, 复位 0x0000.0018															
SSIPeriphID3 , 类型 RO, 偏移量 0xFEC, 复位 0x0000.0001															
SSIPCellID0 , 类型 RO, 偏移量 0xFF0, 复位 0x0000.000D															
SSIPCellID1 , 类型 RO, 偏移量 0xFF4, 复位 0x0000.00F0															
SSIPCellID2 , 类型 RO, 偏移量 0xFF8, 复位 0x0000.0005															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSIPCellID3 , 类型 RO, 偏移量 0xFFC, 复位 0x0000.00B1															
CID3															
内部集成电路 (I²C) 接口															
I²C主机															
I2CMMSA , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
SA															
I2CMCS , 类型 RO, 偏移量 0x004, 复位 0x0000.0000															
BUSBSY IDLE ARBLST DATAACK ADRACK ERROR BUSY															
I2CMCS , 类型 WO, 偏移量 0x004, 复位 0x0000.0000															
ACK STOP START RUN															
I2CMDR , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000															
DATA															
I2CMTPR , 类型 R/W, 偏移量 0x00C, 复位 0x0000.0001															
TPR															
I2CMIMR , 类型 R/W, 偏移量 0x010, 复位 0x0000.0000															
IM															
I2CMRIS , 类型 RO, 偏移量 0x014, 复位 0x0000.0000															
RIS															
I2CMMIS , 类型 RO, 偏移量 0x018, 复位 0x0000.0000															
MIS															
I2CMICR , 类型 WO, 偏移量 0x01C, 复位 0x0000.0000															
IC															
I2CMCR , 类型 R/W, 偏移量 0x020, 复位 0x0000.0000															
SFE MFE LPBK															
内部集成电路 (I²C) 接口															
I²C 从机															
I2CSOAR , 类型 R/W, 偏移量 0x000, 复位 0x0000.0000															
OAR															
I2CSCSR , 类型 RO, 偏移量 0x004, 复位 0x0000.0000															
FBR TREQ RREQ															
I2CSCSR , 类型 WO, 偏移量 0x004, 复位 0x0000.0000															
DA															
I2CSDR , 类型 R/W, 偏移量 0x008, 复位 0x0000.0000															
DATA															
I2CSIMR , 类型 R/W, 偏移量 0x00C, 复位 0x0000.0000															
IM															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I2CSRIS , 类型 RO, 偏移量 0x010, 复位 0x0000.0000															

C 订购和联系信息

C.1 订购信息




表 C-1. 器件订购信息

可订购的器件型号	描述
LM3S1138-IQC50	Stellaris® LM3S1138 微控制器
LM3S1138-IQC50(T)	Stellaris® LM3S1138 微控制器

C.2 套件

Luminary Micro Stellaris®系列提供了工程师需要快速开发的硬件和软件工具。

- 参考设计套件通过提供可以运行的硬件和完整的文档来加速产品开发，这些完整的文档包含了硬件设计文件：
http://www.luminarmicro.com/products/reference_design_kits/
- 在购买之前，开发套件提供了评估Stellaris®微控制器的低成本和有效方式：
http://www.luminarmicro.com/products/evaluation_kits/
- 开发套件为你提供所有需要开发的工具和原型嵌入式应用：
<http://www.luminarmicro.com/products/boards.html>

最近可供货的工具请见 Luminary Micro 网站或咨询您的 Luminary Micro 分销商。

C.3 公司信息

Luminary Micro公司设计、推广和销售基于ARM Cortex-M3的微控制器（MCU）。位于Austin Texas（奥斯汀德克萨斯）的Luminary Micro公司是Cortex-M3的主要合作伙伴，生产了世界上首款实现Cortex-M3处理器的芯片。Luminary Micro引进的Stellaris®系列的器件提供32-位的性能，价格与目前8位和16位微控制器设计的价格相同。一个基于ARM技术的MCU的入门级价格为1.00美元，Luminary Micro的Stellaris产品线实现了标准化，无需进行未来结构体系的升级或软件工具的修改。

Luminary Micro公司108 Wild Basin, Suite 350 Austin, TX 78746 主要联系电话：+1-512-279-8800。

C.4 支持信息

如需获得有关Luminary Micro产品的支持，请联系：

support@luminarmicro.com +1-512-279-8800, 分机号码3

D 周立功公司相关信息

技术支持

如果您对文档有所疑问，您可以在办公时间（星期一至星期五上午 8:30~11:50；下午 1:30~5:30；星期六上午 8:30~11:50）拨打技术支持电话或 E-mail 联系。

网 址： www.zlgmcu.com
 联系电话： +86 (020) 22644358 22644359 22644360 22644361
 E-mail： zlgmcu.support@zlgmcu.com

销售与服务网络

广州周立功单片机发展有限公司

地址：广州市天河北路 689 号光大银行大厦 15 楼 F1 邮编：510630
 电话：(020)38730972 38730976 38730916 38730917 38730977
 传真：(020)38730925
 网址：<http://www.zlgmcu.com>

广州专卖店

地址：广州市天河区新赛格电子城 203-204 室
 电话：(020)87578634 87569917
 传真：(020)87578842

南京周立功

地址：南京市珠江路 280 号珠江大厦 2006 室
 电话：(025)83613221 83613271 83603500
 传真：(025)83613271

北京周立功

地址：北京市海淀区知春路 113 号银网中心 A 座 1207-1208 室（中发电子市场斜对面）
 电话：(010)62536178 62536179 82628073
 传真：(010)82614433

重庆周立功

地址：重庆市石桥铺科园一路二号大西洋国际大厦（赛格电子市场）1611 室
 电话：(023)68796438 68796439
 传真：(023)68796439

杭州周立功

地址：杭州市登云路 428 号浙江时代电子市场 205 号
 电话：(0571)88009205 88009932 88009933
 传真：(0571)88009204

成都周立功

地址：成都市一环路南二段 1 号数码同人港 401 室（磨子桥立交西北角）
 电话：(028) 85439836 85437446
 传真：(028) 85437896

深圳周立功

地址：深圳市深南中路 2070 号电子科技大厦 A 座 24 楼 2403 室
 电话：(0755)83781788 (5 线)
 传真：(0755)83793285

武汉周立功

地址：武汉市洪山区广埠屯珞瑜路 158 号 12128 室（华中电脑数码市场）
 电话：(027)87168497 87168297 87168397
 传真：(027)87163755

上海周立功

地址：上海市北京东路 668 号科技京城东座 7E 室
 电话：(021)53083452 53083453 53083496
 传真：(021)53083491

西安办事处

地址：西安市长安北路 54 号太平洋大厦 1201 室
 电话：(029)87881296 83063000 87881295
 传真：(029)87880865