tas5756m 使用GPIO口加内部PLL产生MCLK的方法究竟是怎么样的?即PDF中的 8.3.3.2 clock Master from a non-audio rate master clock
(由于不知道怎么贴图,所以请见谅)
我看着tas5756m芯片手册文档配置对应的寄存器发现无法正常输出:
按照TAS5756M 的时钟树:
1.我将 0x0d(PLL clock source select) 设置为0x30 (GPIO口)
2.设置0x12(GPIO Source for PLL reference clk) 设置为0x03 (GPIO 0)
3.设置0x08 (GPIO output enable) 设置为0x04 (GPIO 1输出模式 GPIO0 输入) 并将 0x52 GPIO 1的输出模式设置为 0x10(PLL/4)
4.PLL enable 使能 0x04设置为 0x01
但是我发现GPIO 1还是没有时钟输出。我不知道是哪里错了,而且电路连接是正确的.
请问哪位大神知道怎么做的? 谢谢
程序配置如下:
{ 0x09, 0x31 },//BCLK LRCLK output
{ 0x0c, 0x7f },//exit reset
{ 0x20, 0x03 },//除以4 BCK
{ 0x21, 0x3f },//除以64 LRCLK
{ 0x28, 0x00 },//i2s 16位
{ 0x29, 0x00 },//shift 0
{ 0x04, 0x01 },//PLL Enable
{ 0x08, 0x04 },//P0入 P1出
{ 0x0d, 0x30 },//PLL参考GPIO口
{ 0x12, 0x03 },//PLL Source GPIO0
{ 0x14, 0x02 },//P
{ 0x15, 0x01 },//J
{ 0x16, 0x20 },//D
{ 0x17, 0xb7 },//D
{ 0x18, 0x01 },//R
{ 0x52, 0x10 },//GPIO1 output mode
{ 0x1b, 0x01 },//DSP Clock Divider
{ 0x1c, 0x01 },//DAC Clock Divider
{ 0x1e, 0x01 },//NCP Clock Divider
{ 0x1f, 0x01 },//OSR Clock Divider