This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

请问AMC1203文档中的图9,输入电压和输出占空比是不是成线性关系的?经过sinc3滤波器后,滤波器的输出结果又怎么和输入电压一一对应?求解答!十分感谢!20180721

Other Parts Discussed in Thread: AMC1203, ADS1202

1、请问AMC1203文档中的OSC过采样率和sinc3滤波器中的抽取率是不是同一个概念?同为256?

2、抽取率是不是MCLK时钟的分频因子?

3、Combining the ADS1202 with an FPGA Digital Filter for  Current Measurement in Motor Control Applications  

这份文档中的FPGA设计的sinc3滤波器的输出总线,带宽计算是25位的,最后输出的结果如何对应成16位的采样分辨率(AMC1203文档写的是16位分辨率)?

4、输入电压和输出占空比是不是成线性关系的?

5、经过sinc3滤波器后,滤波器的输出结果(Dfilter) 又怎么和输入电压一一对应?

我个人理解是AMC1203输出占空比  =  Dfilter  /  DC_Gain

占空比   =>   输入电压  (线性关系?)

输入电压 => 采样电流

不知道对不对,望解答!谢谢,十分感谢!

  • 关于第三个问题,文档Combining the ADS1202 with an FPGA Digital Filter for Current Measurement in Motor Control Applications 中,给出的vhdl程序,最终的输出数据CN5是25位的,但是在最新下载到的vhdl文件(slac055)中,CN5却是24位的,slac055中的vhdl描述是:当抽取率为256时,输出结果取高16位,所以我想问,CN5到底是取25位还是24位?
  • 您好!

    1. 在该文档中,OSR和抽取率是同一个概念。

    2. 抽取率不是MCLK的分频因子,抽取率是对采样数据进行累加和平均,而调制器的时钟速率是保持不变的。

    3. 对于数字滤波问题,“对应成16位的采样分辨率”严格来说是为了方便。例如,如果采用sinc3结构滤波器,采样率为256,那么数据值将在16、777,216到16,777,216之间,对应的数据位数为25位。要得到16位的数据(-32,767到32,767),可对25位的数据进行移位,并保留高16位数据。

  • 你好!

    关于问题2的回复,我追加两个问题,就是关于回复中“抽取率是对采样数据进行累加和平均”。

    1、AMC1203是上电就一直调制采样的吧,毕竟没有使能信号?那就是上电后一直会输出数据流,0V的时候就一直输出50%的占空比,我可以这样理解吗?

    2、是不是任意时刻,都可以使用sinc3滤波器对AMC1203输出的数据流进行滤波?

    我的意思是在对采样数据进行累加和平均的时候,是不是没有硬性规定说 ,一定要从第0~255个数据或第255~511个数据进行累加?

    而是任意时刻开始的数据都可以累加求平均是不是?比如第100~355,这样的256个数据?
  • 你好!

    关于问题3的回复,我想问一下,我是使用FPGA实现的sinc3滤波器,那么我可以直接使用这25位的数据吗?就是不转换成16位的?
  • 你好,
    1. AMC1203 一上电就开始调制,输出数据流,0V输出是50%占空比
    2. 从原理上讲,Sinc3滤波器归属于IIR(infinite impulse response)滤波器,即Sinc3滤波器一直对输入的1bit MDAT 进行累加,抽取和做差。你提到的,对第0-255或100-355数据求差平均,这个是FIR(finite impulse response filter)滤波器概念中的。
  • 你好,谢谢你的回答!关于AMC1203的应用,我还有几个不明白的地方,希望你有空能够帮忙解答一下,十分感谢!

    1、输入0V时输出50%的占空比,那么MOUT的周期是多少呢?同理扩展到+280mv输入和-280mv输入的时候,对应的周期是多少呢?

    是固定的还是变动的?然后输入电压和MOUT的占空比关系,我看文档的图27,应该成线性的吧?

    2、我目前根据最新下载到的vhdl文件(slac055),用veilog HDL编写了一个sinc3滤波器,根据xilinx.eetrend.com/.../3163

    这个链接做的实验,仿真时给的MOUT激励信号(周期是800ns,62.5%的占空比),MCLK的激励信号频率是10M,出来的结果和这个链

    接的结果一样。

    我的问题1是基于问题2的仿真实验现象联想到的,因为我之前仿真的时候,激励信号给错了,抽取率也搞成分频因子了,所以提了问题1。

    3、问题1的解答,有利于我根据仿真结果对滤波器输出结果与电流对应关系的理解,麻烦解答一下,谢谢。
  • 你好,

    1. 当输入电压为0时,MOUT的周期是多少?

    请检查图2(第8页)和下面的计时特征表。MOUT和MCLK的周期是一样的。当输入为0V或者短路时,1的密度是50%。

    2.当输入电压被扩展到+280 mV和-280 mV时,对应的周期是多少?

    同问题1,周期不变,但是1的密度会相应增加或减少。

    3. MOUT的周期是恒定的还是可变的?

    恒定的。

    4. 输入电压和MOUT占空比之间的关系是什么?

    没有直接关系,输入电压不同时,影响的是0和1的密度。

    e2echina.ti.com/.../52614

    可参考以上链接加深对Δ-Σ调制器的理解。

  • 你好,这个链接确实有助于我加深对Δ-Σ调制器的理解,十分感谢,我会抽空继续细读这篇文章。

    1、关于回复1:“MOUT和MCLK的周期是一样的”,这一点我觉得还是得讨论一下。

    基于图2(第8页),我觉得应该是在MCLK这个周期内,这一位MOUT的周期是和

    MCLK一样的,然后多位MOUT组成一个大周期,并确定占空比,而这个大周期是

    不确定的,这是我的理解。不知道对不对?

    (理解基于文档“Combining the ADS1202 with an FPGA Digital Filter for Current

    Measurement in Motor Control Applications ” 第3页,图3的上面一段话

    “Unlike the MCLK signal, it does not have a fixed frequency or duty cycle. The duty

    cycle is a function of the input analog signal, as shown in Figure 3.”)

    2、然后,基于回复2和手册的图2(第8页),提出这样的疑问:

    +280mv对应的是87.5%的占空比,采样频率是10M,也就是一个周期是100ns。

    按照ts最小都是31.5个ns,那么回复1说“MOUT和MCLK的周期是一样的”,

    在100ns内,即MOUT在MCLK这个周期内,就无法组成87.5%的占空比了吧?

    3、我为什么提出这样的疑问,是因为我在用Verilog HDL编写sinc3滤波器的时

    候,累加时,是在每一个MCLK的上升沿到来时进行累加的,假设如回复1中所写

    “MOUT和MCLK的周期是一样的”,那么以0V为例,50%的占空比,MOUT信号

    除去ts 31.5ns,然后变为高电平,持续50ns后,变为低电平,刚好50%的占空比。

    那么这样的话,当MCLK到来时,我滤波器累加到的值永远是1啊?

    这样就说不通是不是?

    4、以上是我自己的理解,英文水平有限,肯定有所偏差,希望能够抽空解答,十分感谢!
  • 基于我上面的疑问,同理输入为-280mv时,占空比为12.5%,假如MOUT的周期和MCLK的周期

    一致,同为100ns,高电平持续时间只有12.5ns,也不符合th最小为31.5个ns的标准啊?
  • 你好,我再提一个问题,是关于滤波器的输出值和输入电压之间的关系的。

    目前我是用AMC1203做矢量电流环的电流采样,我个人认为的对应关系是这样的,

    ①占空比 = 滤波器输出Df / 滤波器直流增益DCGain

    ②占空比对应输入电压,比如280mv对应87.5%的占空比,之前的回复说没有直接关系??

    ③输入电压 / 采样电阻 = 输出电流

    不知道对不对,麻烦有空解答一下,十分感谢!