tlv5630参考电压引脚输出不正确

您好,使用tlv5630这款芯片做da转换,上电后,将load引脚周期性拉低,Vref引脚没有电压输出;不加load信号时Vref引脚输出电压2.3V左右,请教一下可能是哪方面出现了问题?

3 个回复

  • 您好,

    您使用的是内部参考电压吗,内部参考电压就2种:1.024V (if R1 and R0=10)或2.048V ( if R1 and R0=11),
    不加load信号时Vref引脚输出电压就为2.3V吗?
    您的供电电压是多少,Vref设置的是多少,load是多少,load引脚拉低频率是多少呢
  • 回复 Amy Luo:

    是内部参考电压,供电电压为5 V和3.3V,芯片的时钟频率设置的15M,load拉低频率和Fs的频率示波器来看是正确的,load117k左右,换新的芯片先不加load 信号Vref输出是2.3V左右,但是加上load之后Vref没有输出了,重新上电这个引脚还是没有输出
  • 回复 chang li:

    1、您使用的AVDD是5V,DVDD是3.3V是吗,您的上电顺序是怎样的呢
    当AVDD和DVDD使用不同的电源时,AVDD 必须先于DVDD上电,以确保上电复位电路正常工作。另外,在AVDD和DVDD上电之前,所有数字输入必须为逻辑低。当AVDD和DVDD未通电时,施加在逻辑输入引脚上的任何逻辑高电平都可能通过过电压保护二极管为设备逻辑电路供电,从而导致不希望的操作。内部参考电压就2种,2.3V输出电压不正常,不知道是不是与电路的上电顺序有关,请先确保正确的上电顺序。
    2、FS pin有两种功能,取决于设备接口处于哪种操作模式,即μC模式或DSP模式。
    在μC模式下,FS引脚为芯片选择功能,当引脚变低时,SDI和SDO引脚被启用,数据开始移入和移出。FS上的上升沿触发输入数据的锁存机制。
    在DSP模式下,FS pin是frame sync 功能,指示何时需要开始将数据移入。在16个时钟之后,无论FS pin的状态如何,数据都以DSP模式锁定。
    3、您说的load信号是指LDAC信号是吗,我起初理解为模拟输出的负载了。
    LDAC是用来加载更新DAC输出的。只有当该信号低时,DAC输出才会更新。LDAC是异步输入如果不需要同时更新所有八个通道,则可以保持低位。