麻烦问一下,我现在使用5675A,时钟引脚CLK接到3.3V的CMOS电平上,CLKn通过电容连接到地上,DA输出的时钟为150MHZ,由FPGA提供,FPGA在时钟下降沿打入数据,上升沿开始转换。有时候DA输出有毛刺,和两个时钟引脚的差值400mv-800mv不满足有关系吗?两个时钟引脚的差值400~800mv是对输入差分时钟的限制吗?还是输入CMOS电平也有要求
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
麻烦问一下,我现在使用5675A,时钟引脚CLK接到3.3V的CMOS电平上,CLKn通过电容连接到地上,DA输出的时钟为150MHZ,由FPGA提供,FPGA在时钟下降沿打入数据,上升沿开始转换。有时候DA输出有毛刺,和两个时钟引脚的差值400mv-800mv不满足有关系吗?两个时钟引脚的差值400~800mv是对输入差分时钟的限制吗?还是输入CMOS电平也有要求