• 状态
  • 已锁定 已锁定
  • 个回复 7 个回复
  • 名订阅用户 9 名订阅用户
  • 次查看 1714 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DP83869HM: RJ45无连接，强制百兆，TX_CLK引脚一直输出2.5Mhz时钟

Johnny_
Prodigy 100 points
Other Parts Discussed in Thread: DP83869HM, DP83869EVM

您好，

我这边正尝试用 MII to copper 模式来进行 MCU->DP83869HM->RJ45 之间的通信，现在的现象是RJ45网络链接不通，插上网线无连接，强制100M，TX_CLK引脚一直输出2.5MHZ的时钟，请问您知道这样的现象的原因是什么吗？

曾尝试写0x0060到0X1DF寄存器配置MII模式，但是未能改变RJ45无连接的问题，配置0x04寄存器强制100M后，TX_CLK时钟无变化，一直2.5Mhz。下面是我这边硬件的引脚配置：

  • 0
    Prodigy 100 points
    很奇怪的是：读取0x11 寄存器的值是PHY_STATUS(0x11): 0002
  • 0 回复 Johnny_
    TI__Guru**** 185470 points
    您好，
    寄存器是怎样配置的：
    BMCR (Address = 0x0)
    GEN_CFG1 Register (Address = 0x9)
    GEN_CFG2 Register(Address = 0x14)
  • 0 回复 Amy Luo
    Prodigy 100 points

    您好，Amy Luo，
    现在我这边的现象是，TX_CLK和RX_CLK的时钟，已经输出25MHZ,但是网口这边还是没有反应，请问可以说一下，大体的MII -> RJ45通信的寄存器配置流程吗?

    寄存器配置：
    BMCR (Address = 0x0) -----------------------------> 写0x2100 到 0x00（BMCR ）寄存器
    GEN_CFG1 Register (Address = 0x9) ----------> 置位 GEN_CFG1 的 bit9以及bit8 为0.
    GEN_CFG2 Register(Address = 0x14)----------> 没做处理，只做了读操作，读回来为：0x29c7

    现在读取寄存器的值：
    BMCR(0x00): 2100
    ANAR(0x04): 0001
    GEN_CFG1(0x09): 1000
    PHY_STATUS(0x11): 6802

    谢谢

  • 0 回复 Johnny_
    TI__Guru**** 185470 points
    PHY_STATUS(0x11): 6802说明链接已断开，您是怎样与RJ45连接在一起的，您可以附上您的原理图吗
  • 0 回复 Amy Luo
    Prodigy 100 points

    您好，Amy Luo，

    下面是DP83869HM这边的原理图：

  • 0 回复 Amy Luo
    Prodigy 100 points
    您好，Amy Luo，

    对于RJ45的连接方面，首先原理图的设计上我们只用了A和B这两对差分线，在我的上一个回复中的截图中也可以看出，连接也只是插上RJ45到我们的板子上，进行驱动调试，在调试中可以确定的是我们的SMI接口驱动是没问题的，现在问题是出自于MII接口的驱动上，在驱动调试中，进行了MII loopback，用示波器探TX_CLK以及RX_CLK两个引脚的时候输出的时钟是24.7MHZ的时钟，一开始我是觉得正常的，但是在调试到后面时觉得不对劲，两个时钟脚输出的波形都不是干净的时钟，都带有跳动的波形，当然这两个晶振输出的时钟也都是24.7Mhz左右的时钟。所以也麻烦确认一下我这边的原理图设计的晶振电路是否是正确的？？
    谢谢！
    等待您下一个回复。
  • 0 回复 Johnny_
    TI__Guru**** 185470 points
    您好，晶振电路可以参考DP83869EVM 板中的原理图：www.ti.com.cn/.../snlu237
    但是晶振频率是不满足要求的，时钟输出波形不干净是指上升沿和下降沿有过冲吗？如果是这样的话，是否是晶振过驱动了，晶振的波形也这样吗