我按照参考设计：
适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
TIDA-010128
设计了ADC12DJ5200 + FPGA +HMC07044+ LMK2595 结构的采集系统，ADC工作在JMODE = 1 single channel，16 lanes，jesd204b兼容模式下。 LMK2595输出 2.5GHz频率时钟和单脉冲形式的sysref，HMC7044发送refclk和sysref给FPGA，并且给LMK2595输入时钟保证同源。
起初的现象是给ADC和FPGA发送sysref之后，在test mode（ramp）下，sync能够拉高，但是会偶尔拉低，如果设置成normal mode， sync会周期性拉低。后来发现好像是给ADC的sysref有问题。
现在，我把ADC的sysref引脚直接接地，只给FPGA发送sysref，居然也可以建立链路。sync持续拉高，不会掉低。
请问ADC工作的时候不需要sysref来同步LMFC嘛？
是为什么呢？感谢您的回复。
