This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

一片主板使用2颗LMK03806B, 由FPGA去配置LMK03806. Clock都能正常输出。只启动其中一个LMK03806, 另一个LMK03806不配置,clock 满带宽TIE测试,输出CLOCK jitter为15ps;当启动二个LMK03806时,2颗LMK03806输出CLOCK的jitter都会变大(满带宽TIE jitter为210ps).

Other Parts Discussed in Thread: LMK03806

一片主板使用2颗LMK03806B, 由FPGA去配置LMK03806. Clock都正常输出,但是启动第二个LMK03806时,2颗LMK03806的jitter都会变大.

做过实验:1、将第二颗LMK03806所有CLK输出配置均power down,第一颗LMK03806差分输出CLOCK Jitter均变大(clock 满带宽TIE测试结果210ps)。

                    2、对第二颗LMK03806不刷任何配置文件,配置第一颗LMK03806;  测试第一颗LMK03806输出差分CLK jitter都很小(clock 满带宽TIE测试结果15ps)。

                    3、将第二颗LMK03806从主板上拿掉,用一个LMK03806小卡代替,通过飞线连接小卡和主板的POWER、GND和相关信号;同时开启2个LMK03806, CLOCK Jitter都很小 (clock 满带宽TIE测试结果15ps)。

                    

  • 只使用第二颗,第一颗分别power down或者不做任何配置,第二颗输出jitter正常吗?
    两颗是怎么和FPGA连的,看起来像是好像干扰。
  • 只使用第二颗,第一颗power down,第二颗jitter还是很大;第一颗不做任何配置,第二颗jitter就很小。第一颗和第二颗是互相干扰的。

    两颗LMK03806的Readback、Ftest/LD、SYNC、LEuwire、CLKuwire、DATAuwire分别连接FPGA的12个IO上。

    功能都正常,只是jitter会变大。

  • 最新发现是2个LMK03806的VCO频率都为2500M造成,将其中一个改为2400M 所有CLK  jitter就会变小(15ps左右).

    但是2个LMK03806都有100M和156.25M输出,只能将VCO都配置成2500M。

    请问这种情况是否还有其它解决方案?

  • 您好,根据输入输出频率以及分频系数的设定,VCO的频率配置是没法更改的。所以我认为不能通过降低VCO 频率来减小jitter。
    都能正常工作,只是发生串扰, 这个应该是和您的PCB layout有关,比如PCB 层数,零器件的摆放位置,trace的走线(包括线长线宽等条件),地线处理,阻抗匹配等的影响。