This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DS90UB96x-Q1EVM原理图问题咨询

1、在DS90UB96x-Q1EVM文档中page 47,参考设计在REFCLK和TESTEN之间有一个25M晶体电路,请问这个电路的作用是什么?如下图,谢谢!

2、在page 50 POC原理图部分,90ohm的共模电感这样子接(红色圈圈部分),岂不是short掉了?还能起作用吗?

1、             2、

  • 1. 第五脚REFCLK的功能就是Reference clock oscillator input,本身就需要一个时钟输入的。至于第四脚TESTEN,手册中是这么说的,This pin should be tied Low,相当于就近直接接到地了。
    2.电感本身就是相通的,只不过起得是滤波作用而已。
  • 同学,你真的清楚吗?能否解释再清晰一点?

    1、为什么在TESTEN和REFCLK之间接一个25MHz晶体?这样子接如何起振?是用REFCLK驱动起振的么?起振后送给TESTEN有何用意?加10K下拉后晶体输出是否还能正常?

    2、这样子接法共模电感直接被短路了,还怎么起滤波作用?还能滤什么波?

  • 1.TESTEN和REFCLK之间接一个25MHz晶体?这样子接如何起振?官方的电路就是这么接的,是否可以起振,取决于TESTEN和REFCLK之间的芯片内部电路,手册说可以起振,那就是可以的。纠结这个没有作用。

    关于这个引脚的具体接法,数据手册中的示意图如下:


    2.这样子接法共模电感直接被短路了,还怎么起滤波作用?那个看上去像是短路的一部分,你可以看做是共模电感的画法就是那样的,也可以理解是官方的原理图符号不规范,可事实,那肯定是个共模电感。官方给的BOM表中可以看出是村田的共模扼流圈/共模静噪滤波器DLW21SN900HQ2L 。
    ------------------

  • 电感这里的接法,我的理解是电感是预留的。我也去再确认下这里的接法,否则很容易造成误解。
  • 我不知道您是否看过DS90UB96x-Q1EVM这份文档,如果没看过,建议您先看一下。

    1、您所说的我在datasheet里都能看到,datasheet里并没有说要在REFCLK和TESTEN之间接一颗无源晶体来做control,而且,DS90UB96x-Q1EVM里已经给REFCLK这个管脚接了一个25M有源晶振,又在REFCLK和TESTEN之间接一颗无源晶体,这是让我困惑的地方,这个无源晶体有什么作用?

    2、在DS90UB96x-Q1EVM这份文档里,如果您仔细看board layout(page 54)部分,您会发现那不是原理图符号不规范,而是确确实实那么短接了,我会认为这是TI 原理图错误造成的,但是还想确认一下TI这么画是画错了还是另有特别用意?

  • 1.您所说的我在datasheet里都能看到,datasheet里并没有说要在REFCLK和TESTEN之间接一颗无源晶体来做control,而且,DS90UB96x-Q1EVM里已经给REFCLK这个管脚接了一个25M有源晶振,又在REFCLK和TESTEN之间接一颗无源晶体,这是让我困惑的地方,这个无源晶体有什么作用?

    ---------------

    我认为这是TI的两种方案,一种有源晶振,一种无源晶振,这样类似的两种方案的设计可以再TI其他的开发板也可以看到,毕竟这只是一款评估的开发板而已,不是实际产品,目的是为了评估芯片方案。至于他能不能起振,TI既然这么设计了,我倾向于是可以起振的。至于你说的为什么非要接TESTEN脚,我倾向于因为两者引脚挨着的,偷懒接在了一起,原理图中的R31的0欧姆电阻表明,这是可以断开的。

  • Hi Kailyn, 请问您确认的结果为何?是否连错了?

    Kailyn Chen 说:
    电感这里的接法,我的理解是电感是预留的。我也去再确认下这里的接法,否则很容易造成误解。

  • xyz549040622 说:

    1.您所说的我在datasheet里都能看到,datasheet里并没有说要在REFCLK和TESTEN之间接一颗无源晶体来做control,而且,DS90UB96x-Q1EVM里已经给REFCLK这个管脚接了一个25M有源晶振,又在REFCLK和TESTEN之间接一颗无源晶体,这是让我困惑的地方,这个无源晶体有什么作用?

    ---------------

    我认为这是TI的两种方案,一种有源晶振,一种无源晶振,这样类似的两种方案的设计可以再TI其他的开发板也可以看到,毕竟这只是一款评估的开发板而已,不是实际产品,目的是为了评估芯片方案。至于他能不能起振,TI既然这么设计了,我倾向于是可以起振的。至于你说的为什么非要接TESTEN脚,我倾向于因为两者引脚挨着的,偷懒接在了一起,原理图中的R31的0欧姆电阻表明,这是可以断开的。

    无源晶振需要驱动,REFCLK管脚是input,TESTEN管脚也是input。唯一可能的用法是用有源晶振产生驱动给无源晶振,无源晶振的输出再送给TESTEN,暂且不说这么设计是有多么怪异,但是在什么情况下需要给TESTEN一个25M的CLOCK?这是我关心的。