自己设计的6678原理图，FPGA+DSP6678，FPGA控制6678上电，DSP时钟CDCE62005提供，由外接参考时钟25M晶体提供大体原理是参考开发板设计，相关电路也是采用开发板设计，PD管脚悬空。通过软件工具和手册配置了cdce62005寄存器输出100M和125M，现象是所有输出均没有，PLL_LOCK长低；经测量电源均正常；
寄存器0的值为 EB060320 ，
寄存器1的值为 EB060301 ，
寄存器2的值为 EB060302 ，
寄存器3的值为 EB060303 ，
寄存器4的值为 EB040314，
寄存器5的值为 10000B25 ，
寄存器6的值为 34CE03E6，
寄存器7的值为 95887A47 ，
寄存器8的值为 80009D98 ，
寄存器9的值为 0000001F；
