This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DLPC410 初始化过程问题 (DLP9500)

Other Parts Discussed in Thread: DLPC410

你好:

请问:

1. 如果DLPC410 通过user 正常初始化后,无任何数据加载,此时 mirror 是什么状态 ? float park, 0 或 1?

2. DDC_INIT_ACTIVE 是在上电是就 assert (high)吗? 还是 ARST deassert (high)后,DDC_INIT_ACTIVE 才 assert。

    在9.3.2中,说  ARST deassert  后 DLPC410 开始初始化; 但在 8.3.6.1 中说 上电后  DDC_INIT_ACTIVE  assert;

3. 如果 Global reset 后,可正确察到 RESET_ACTIVE (4.5us high),是否意味着初始化正常,数据加载正常? 现在遇到一个问题,Global reset后可正确观察dao RESET_ACTIVE(4.5us),再持续发送 no-op row cycle 8us, 但DMD上并未正确显示数据,mirror应该还是float park 状态。


对初始化过程(从 user 与 DLPC410 交互角度),请帮忙看下理解是否有误:

1. 上电后, ARST assert (low);

2. 当可提供有效 REF_50M 给 DLPC410后, ARST deassert;(8.3.5.2)

3. 当提供有效 ref clock,ARST deassert后,在 DDC_INIT_ACTIVE时, 提供 training pattern data;

4. 等待 DDC_INIT_ACTIVE完成,大约 220ms;在 DDC_INIT_ACTIVE deassert后 ,delay  64个 DCLKIN后 再提供  row cycle (即user可以正常进行 row cycle operation);

  • 您好!

    感谢使用TI的DLP产品。

    1. 如果DLPC410 通过user 正常初始化后,无任何数据加载,此时 mirror 是什么状态 ? float park, 0 或 1?

    通常是会保持在上一次下电时的状态。

    2. DDC_INIT_ACTIVE 是在上电是就 assert (high)吗? 还是 ARST deassert (high)后,DDC_INIT_ACTIVE 才 assert。

        在9.3.2中,说  ARST deassert  后 DLPC410 开始初始化; 但在 8.3.6.1 中说 上电后  DDC_INIT_ACTIVE  assert;

    INIT_ACTIVE会在assert 释放之后拉高,在复位释放之后再去监控该信号

    3.RST_ACTIVE正常并不能说明一定是正常的,INIT_ACTIVE拉低以后也只是说明DLPC410的初始化序列完成了。

    4.初始化过程没有问题,但是除了时钟,在复位释放之前还需要保证电源轨是正常的。

    Best regards

  • 谢谢。

    “”4.初始化过程没有问题,但是除了时钟,在复位释放之前还需要保证电源轨是正常的。“

           此处电源轨正常,是指ARST 需assert一段时长,以确保电源加载,对吗?

    那一般需要多久呢?

    在参考代码中,看到是在 clk_b (200MHz)下 512 + 2 cycles;

    我遇到的问题是:

            将上面的时长增加到:2048 cycles ( 200MHz 下),然后 deassert  ARST;

            之后可观察到 INIT_ACTIVE 由 high -> low;

            但随后的数据加载依旧无法正常显示  (MIRROR Global Reset 后,可收到 4.5us的 data_reset_active, 继续发送 No-Op row cycles  8us);

    现在由于 INIT_ACTIVE 和  DATA_RESET_ACTIVE 都能正常收到,不知道还有什么 signal 可用来 debug ?(硬件本身没有问题,开发的其它应用可以正常工作)

  • 您好!
    提到的其他应用可以正常工作是指使用相同的硬件板卡,以及其他的APPs FPGA代码时可以正常工作的?但是用现在的代码没有办法工作?
    如果是这样的话:请问现在显示不正常的现象是什么样的?有没有原图和实际显示图片的对比?其次提供现在控制投图的时序。
    Best regards