DSP把McBSP配置成IIS模式，从FPGA中接收数据，FPGA中帧时钟为高是发1，低时发0，DSP中Receive frame-synch pulse is active high。DRR接收数据正确，但是通过EDMA搬移后数据成了0-1-0-1-0-1……。请问可能是什么原因造成的，而且搬移后的前两位数据有时是错误的，比如，会出现6738-0-0-1-0-1-0-1这样的数据。
DSP把McBSP配置成IIS模式，从FPGA中接收数据，FPGA中帧时钟为高是发1，低时发0，DSP中Receive frame-synch pulse is active high。DRR接收数据正确，但是通过EDMA搬移后数据成了0-1-0-1-0-1……。请问可能是什么原因造成的，而且搬移后的前两位数据有时是错误的，比如，会出现6738-0-0-1-0-1-0-1这样的数据。
