c6678 SRIO冲突问题

TI工程师你们好:

     在使用c6678对接FPGA时发现数据冲突

   场景描述:我们采用的是FPGA主读主写,可是问题是

        (1)在FPGA主读的时候,DSP需要给FPGA发送写数据包FPGA就收不到了,只有将FPGA的主读功能挺下来,数据包才能发送出去。

        (2)测试发现DSP发送100包中可能会收到十几包数据,

问题:

      (1)在FPGA采取主读主写功能的时候,DSP是不能主动给FPGA发送写数据吗。

      (2)  要是可以,怎么确定FPGA此时有没有占用数据线线,怎么检测此时FPGA正在读缓存中的数据。

程序员的世界1K就是1024,我的工资是18K=18432,每次公司都少发432元。老板说18K就是1.8W,你不懂我啊

2 个回复