• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 11 名订阅用户
  • 次查看 1381 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

6678多核cmd文件设置

user6014471
Prodigy 190 points

在cmd文件中，memory 部分L2的设置设为0x00800000-0x0087FFFF,load时将8个核group是将程序下载到8个核吗？

如果设置为0x10800000-0x1087FFFF,load时8个核group下载可以下载到8个核里面吗？

因为数据部分过大memory部分还包括DDR3的空间，section中将.far 指向DDR3部分，其余指向0x00800000-0x0087FFFF,load到8个核里运行，这种设置是正确的吗？

  • 0
    TI__Guru** 110395 points
    您load到8个核工程是相同的还是不同的，建议按照以下帖子里给出的意见来分配memory。
    e2echina.ti.com/.../163132
  • 0 回复 Nancy Wang
    Prodigy 190 points

    要下载到8个核相同的工程，就是帖子里面的情况1。对于特别大的数据来说.far过大只能放在DDR3中，和帖子中放置在共享L2中是一样的吗？需要对DDR3初始化吗？下载到l2中用的是0x00800000为地址吗

  • 0 回复 user6014471
    TI__Guru** 110395 points
    DDR和SL2对应的memory空间不一样。
    需要对DDR3初始化，通过GEL文件就可以了。
    可以load到LL2.
  • 0 回复 Nancy Wang
    Prodigy 190 points
    您好
    使用ti里面的evm6678.gel文件完成对DDR3的初始化
    cmd文件的配置如下
    cmd文件
    -stack 0x01000000
    -heap 0x10000000
    MEMORY
    {
    SHRAM: o = 0x0C000000 l = 0x00400000 /* 4MB Multicore shared Memmory */
    L2_SRAM: o = 0x00800000 l = 0x00080000 /* 512kB CORE0 L2/SRAM */
    L1P_SRAM: o = 0x00E00000 l = 0x00008000 /* 32kB CORE0 L1P/SRAM */
    L1D_SRAM: o = 0x00F00000 l = 0x00008000 /* 32kB CORE0 L1D/SRAM */
    CORE0_DDR3: o = 0x80000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE0 */
    CORE1_DDR3: o = 0x90000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE1 */
    CORE2_DDR3: o = 0xA0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE2 */
    CORE3_DDR3: o = 0xB0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE3 */
    CORE4_DDR3: o = 0xC0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE4 */
    CORE5_DDR3: o = 0xD0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE5 */
    CORE6_DDR3: o = 0xE0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE6 */
    CORE7_DDR3: o = 0xF0000000 l = 0x10000000 /* 256MB DDR3 SDRAM for CORE7 */
    }
    SECTIONS
    {
    .csl_vect: > L2_SRAM
    .boot: > L2_SRAM
    .fasttext : > L2_SRAM
    .heap : > L2_SRAM
    .text > L2_SRAM
    .bss > L2_SRAM
    .cio > L2_SRAM
    .const > L2_SRAM
    .data > L2_SRAM
    .switch > L2_SRAM
    .args > L2_SRAM
    .ppinfo > L2_SRAM
    .ppdata > L2_SRAM

    .stack > CORE2_DDR3
    .sysmem > CORE3_DDR3
    .far > CORE4_DDR3
    /* COFF sections */
    .pinit > L2_SRAM
    .cinit > L2_SRAM
    /* EABI sections */
    .binit > L2_SRAM
    .init_array > L2_SRAM
    .neardata > L2_SRAM
    .fardata > L2_SRAM
    .rodata > L2_SRAM
    .c6xabi.exidx > L2_SRAM
    .c6xabi.extab > L2_SRAM
    a0_f_c1 > L2_SRAM
    a1_f_c2 > L2_SRAM
    a2_f_c3 > L2_SRAM
    }
    这样配置有什么问题吗？