This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TI工程师您好，我现在在做6678与PC的网口通信，用的是自制板，DDR3时钟为100Mhz，请问我在DDR3初始化程序中应该如何进行修改？
是要修改时钟配置吗？ 请参考GEL文件中的配置。 具体可以看一下datasheet 7.7 DDR3 PLL
计算公式：
CLK = CLKIN × ((PLLM+1) ÷ ((OUTPUT_DIVIDE+1) × (PLLD+1)))
