这是我的原理图：1）没有安装JTAG接口，打算只用SCI下载；2）没有用晶振，打算从FPGA送一个10MHz时钟进23脚；... ...
但上电后用万用表量XRS脚一直输出低电平，查过VDD脚（32、43）是3.3V，VSS脚（33、44）是0V，VREGENZ脚（34）也是0V，...
查过焊接没问题，芯片也换过了。
请教一下各位前辈：还会是什么问题呢？
这是我的原理图：1）没有安装JTAG接口，打算只用SCI下载；2）没有用晶振，打算从FPGA送一个10MHz时钟进23脚；... ...
但上电后用万用表量XRS脚一直输出低电平，查过VDD脚（32、43）是3.3V，VSS脚（33、44）是0V，VREGENZ脚（34）也是0V，...
查过焊接没问题，芯片也换过了。
请教一下各位前辈：还会是什么问题呢？
您在对照下VDD的接法，在手册Table 4-1. Signal Descriptions，另外最小系统设计您还可以参考F2802xx controlcard：
:\ti\controlSUITE\development_kits\~controlCARDs\CC2802xHWdevPkg
