CC3200有没有SPI时序相关的详细说明

若该回复解决了您的问题，请点击“确认此为答案”，谢谢。

回复 Viki Shi:

你没明白我的意思 ，在我上面的图中有三个时间t1/t2/t3有没有最小值要求？在那个文档里是找不到的，文档里的根本算不上时序图
而我实际用的过程中貌似有关，而且虽然最大时钟为20M，但我用了三种速率20M 15M 12.5M做测试，结果是不一样的
用12.5的速率，图像还比较连贯，用20M的话，卡的很为什么？？？15M时介于两者中间，同样在要求的范围内，时钟越快稳定性越差？？？

回复 user1252639:

若该回复解决了您的问题，请点击“确认此为答案”，谢谢。

回复 Viki Shi:

好好学习，天天向上。

回复 gaoyang9992006:

我想着也没有特别要求 ，

只是我改变这个大小时，表现出来的现象不同！！！如t1 t2 t3都取50ns 和25ns时图像卡的程度不一样，

所以我才有这一问！

回复 user1252639:

那就是外部电路的惯性造成的（电容和电感性），如果太小，外部电路的寄生电容和电感会对突变反应有所迟钝，所以这个持续时间还是应该有一点要求，持续时间要能让外部电路检测到。应该50ns,比25ns好吧？之前我做的那个项目时候没这么快的速度，所以没发现持续时间对电路的影响。再试试100ns,如果跟50比没变化了，说明通信线路的敏感性就是50ns以内。

好好学习，天天向上。

回复 gaoyang9992006:

上面的T1/T2都不是时钟周期，时钟周期我知道不能小于50ns，先不说这个问题了，现在关键是另一个问题，即使我T1T2T3都为50ns也卡的不行！

回复 user1252639:

如果SCLK周期为T，根据你这个图上画的长度，t1≥1.25T，t2≥0.75T,t3≥1.5T.

因为T≥50ns.你自己算算吧。你如果都弄50ns，肯定不满足图示内容。

好好学习，天天向上。