Part Number: TLV320AIC3204 这是我的寄存器配置
MCLK=24.576MHZ,WCLK=3.072MHZ,BCLK=48KHZ,AIC3204处于主模式,给FPGA提供WCLK和BCLK
# 寄存器 写入数据
0x00,0x00 // Initialize to Page 0
0x01,0x01 // S/W Reset to initialize all registers
0x0b,0x81 // Power up NDAC divider with value …
明白了,我想是和可以符合您的这个应用的,只是不论是DSP mode还是左对齐模式都需要对offset进行配置,可以更改数据开始的每个帧的位时钟。
您看下这篇关于“Using TLV320AIC3x Digital Audio Data Serial Interface with TDM support”的应用手册是否对您的配置有所帮助:
https://www.ti.com.cn/cn/lit/an/slaa311/slaa311.pdf
如有其他问题,我去和资深音频工程师去确认…
英文论坛回复:
You will need to connect pin 16 on the PGA309 (Vref) to 5V. One option is to connect Vs (Pin 3) to Vref (pin 16). However, Vs is often has drift an noise when compared to a precision voltage reference. This may be ok if you are doing a ratiometric…
我不明白您上面给出的是什么寄存器地址对应什么值,您可以说明吗?
我在看datasheet 的时候发现在datasheet 7.3.10.14 章节 有一个播放 配置实例 :Example Register Setup to Play Digital Data Through DAC and Headphone/Speaker Outputs,您按照其配置顺序对照配置下,看在 写入P1_R31寄存器后会不会产生pop音?