TI E2E™ 英文论坛海量技术问答的中文版全新上线,可点击相关论坛查看,或在站内搜索 “参考译文” 获取。

SN74LVC1G125DCKR咨询

Other Parts Discussed in Thread: SN74LVC1G125

型号:SN74LVC1G125DCKR
如下问题
1、  在3.3V供电使用场景下,芯片对电源纹波噪声的要求是怎样的?是否峰值不超过最大供电电压即可保证可靠性?是否有潜在风险?
2、器件管脚VCC上存在和输入信号边沿同步的干扰;确认管脚VCC的纹波噪声500mV是否有风险;

3、我们当前应用场景,输入信号边沿0.8-2V上升下降沿按照30ns/V考虑,是否会产生器件失效?失效的原理请详细描述。
4、针对输入信号边沿大于10ns/V有可能导致的器件失效,有哪些手段或方法可有效激发这种失效?

  • 器件型号:型号:SN74LVC1G125DCKR
    如下问题
    1、  在3.3V供电使用场景下,芯片对电源纹波噪声的要求是怎样的?是否峰值不超过最大供电电压即可保证可靠性?是否有潜在风险?
    2、器件管脚VCC上存在和输入信号边沿同步的干扰;确认管脚VCC的纹波噪声500mV是否有风险;

    3、我们当前应用场景,输入信号边沿0.8-2V上升下降沿按照30ns/V考虑,是否会产生器件失效?失效的原理请详细描述。
    4、针对输入信号边沿大于10ns/V有可能导致的器件失效,有哪些手段或方法可有效激发这种失效?

  • 您好,
    感谢您对TI产品的关注!
    1、SN74LVC1G125数据手册没有说明对电源纹波有什么特别的限制,但是对3.3V电源设计其输出纹波要求好像是50mVpp,因此我认为SN74LVC1G125的供电纹波要求满足一般电源设计要求即可。
    峰值不超过最大供电电压是不损坏产品的条件,不是性能的保证。
    2、VCC的纹波噪声500mV,我认为太大了,有不满足VIH、VIL、VOH、VOL的风险,建议在供电管脚附件加滤波电容以降低纹波
    VCC上有和输入信号同步的干扰,我猜是在PCB设计上输入信号走线与VCC走线过近造成的,形成了串扰
    3、输入信号过慢或ns/V值太大,器件可能过流会损坏或输出发生震荡,原理请查看:
    e2e.ti.com/.../737694
    4、您为什么要激发这种失效?您是要实现什么
    下面文档希望对您有帮助:
    Implications of Slow or Floating CMOS Inputs:www.ti.com/.../scba004d.pdf