

浅析 GEL 文件在 ARM 初始化时的作用和修改

在使用 TI 的 CCS 和仿真器进行 AM335x 的仿真调试时，一般使用 CCS 点击 **connect target** 连上仿真器后，会需要执行一个 GEL 文件，这个 GEL 文件的作用是什么呢？

简而言之，GEL 文件就做了两件事儿：1.配置 ARM；2.配置 DDR。只有在这两部初始化完成后，你才能使用 CCS 去 **load** 程序。试想，程序加载完成后是运行在 DDR 上的，由 ARM 执行，如果这两部的初始化不完成，或者是初始化过程中出现了问题，程序肯定是没法正常运行的，加载程序是否能成功都是个问题。

所以重点来了：对于不同的开发板/客户板，这个 GEL 文件是一样的吗？答案多半是.....不一样的！为什么这么说，让我们来看下 GEL 做的这两个初始化动作：

1. 关于对于 ARM 的配置：这个只要使用的是 AM335x 的芯片，这部分的内容基本一致，将 ARM 配置成为了 OPP100 的状态，但需要注意 DDR 的频率配置。拿 StarterKit 作为示例，StarterKit 的 DDR3 运行频率为 303MHz，如果你需要 DDR3 的芯片跑在 400MHz 的话，需要在 ARM_OPP100_Configh 函数中，将 DDR_PLL_Config(CLKIN, 23,303, 1)；修改为 DDR_PLL_Config(CLKIN, 23,400, 1)；

2. 关于 DDR 的配置：这个是差异最大的一点，因为板子上使用的 DDR 芯片不同（首先是类型不同：DDR2，DDR3，LPDDR；再者不同厂家、相同厂家不同型号的时序参数不一样），板子的 layout 布线也不一样，所以说这里多半是要做改动的！（当然如果是抄板，或者是同一批 layout、物料做的板子，这个是可以共用的。）

这里详细描述一下 GEL 文件中关于 DDR 配置的修改。总得来说，需要改的内容就两大块：一个是 DDR 的 EMIF 时序配置；一个是 DDR 的 PHY 时序配置。如果是 DDR3，还需要做 **software leveling**（这个可以理解为使用时序优化的算法程序获得最佳的 PHY 时序配置）。这里用 StarterKit 板子的 GEL 做一个示例（该板子是使用的 DDR3，跑在 303MHz，需要修改的代码内容详细如下：

```
//*****
```

```
//DDR3 PHY parameters
```

```
//*****
```

这部分是关于 DDR PHY 的配置，主要就是修改这 5 个参数，参考这个链接中的

http://processors.wiki.ti.com/index.php/AM335x_DDR_PHY_register_configuration_for_DDR3_using_Software_Leveling

下载 [Ratio Seed Spreadsheet](#)，再将 DDR_CLK,CLKn 以及 DQS 等相关数据填到 excel 表中，excel 表会自动为你算出相关数据，更新到这里即可

```
#define CMD_PHY_CTRL_SLAVE_RATIO    0x40

#define CMD_PHY_INVERT_CLKOUT       0x1

#define DATA_PHY_RD_DQS_SLAVE_RATIO 0x3B

#define DATA_PHY_FIFO_WE_SLAVE_RATIO 0x100 //RD DQS GATE

#define DATA_PHY_WR_DQS_SLAVE_RATIO 0x85

#define DATA_PHY_WR_DATA_SLAVE_RATIO 0xC1 //WRITE DATA//不需要修改

#define DDR_IOCTLRL_VALUE           (0x18B)//不需要修改

//*****

//EMIF parameters

//*****
```

这部分是 EMIF 的配置，红色的数据是通过一个 excel 表（把你使用的 DDR 手册中的数据对应值填写到对应的栏中）计算获得 EMIF 时序的配置。参考链接：http://processors.wiki.ti.com/index.php/AM335x_EMIF_Configuration_tips

蓝色的部分，根据 AM335x 的 TRM 的 7.3.5 章节 EMIF4D Registers, 偏移量为 8h 的 SDRAM_CONFIG 这部分配置而来。

另外两个紫色的，就是根据 DDR 的 CL 值和运行的频率计算而来，计算公式就在后面。

```
#define ALLOPP_DDR3_READ_LATENCY    0x06    //RD_Latency = (CL + 2) - 1

#define ALLOPP_DDR3_SDRAM_TIMING1  0x0888A39B

#define ALLOPP_DDR3_SDRAM_TIMING2  0x26337FDA

#define ALLOPP_DDR3_SDRAM_TIMING3  0x501F830F
```

```
#define ALLOPP_DDR3_SDRAM_CONFIG 0x61C04AB2 //termination = 1 (RZQ/4)
```

```
//dynamic ODT = 2 (RZQ/2)
```

```
//SDRAM drive = 0 (RZQ/6)
```

```
//CWL = 0 (CAS write latency = 5)
```

```
//CL = 2 (CAS latency = 5)
```

```
//ROWSIZE = 5 (14 row bits)
```

```
//PAGESIZE = 2 (10 column bits)
```

```
#define ALLOPP_DDR3_REF_CTRL 0x0000093B //303 * 7.8us = 0x93B
```

```
#define ALLOPP_DDR3_ZQ_CONFIG 0x50074BE4//不用修改
```

通过以上的修改就完成了对于你当前板子的 GEL 的配置，这个是初始化配置，DDR 此时应该可以正常的读写了（测试方法：使用 memory browser，对 0x8000 0000 后面的地址进行读写，看是否正常）。

最后记得 DDR3 还需要进行 software leveling 哦，做完 software leveling 后将获得的优化值更新到 GEL 文件的 DDR PHY 寄存器配置中即可。