TI E2E 英文论坛海量技术问答的中文版全新上线,可点击相关论坛查看,或在站内搜索 “参考译文” 获取。

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] TAS2563: PDM 接口

Part Number: TAS2563
Other Parts Discussed in Thread: TAS2X63EVM

问:

如何在 TAS2563 中配置 PDM 接口?

  •  答:

    PDM 麦克风功能

    TAS2563 支持 PDM 麦克风输入。两个 PDM 麦克风输入简化了双向音频系统的音频信号链,能够将数字麦克风与主机处理器连接起来。

    硬件连接

    除电源外,PDM MIC 通常需要两个信号才能正常工作,分别是 PDM CLK 和 PDM 数据。PDM 数据可在 PDM CLK 的上升沿或下降沿获得。

    设置后,其中一个 PDM 麦克风在 CLK 上升沿工作,另一个 PDM 麦克风在 CLK 下降沿工作,这两个 PDM 麦克风可以连接在一起。芯片组将在上升沿和下降沿读取数据,然后将它们分成两组数据。

    例如,PDM 麦克风有 5 个引脚,如下表所示。可将“SELECT 引脚”设为高电平或低电平,以确定哪个信号电平使麦克风数据可用。

     

    引脚编号

    引脚名称

    类型

    说明

    1

    DATA

    数字输出

    PDM 输出

    2

    SELECT

    数字输入

    Lo/Hi (L/R) 选择

    连接至 VDD 或 GND

    3

    GROUND

    电源

    接地

    4

    CLOCK

    数字输入

    时钟输入

    5

    VDD

    电源

    电源

     

     

     

     

     

    在 TAS2x63EVM 上,两个麦克风连接在一起,但 SELECT 引脚设置为不同的低电平或高电平。两个麦克风在系统中独立工作。

    器件配置和数据处理

    PDM 输入由 PDMCLK 引脚采样,该引脚可配置为 PDM 时钟从输入或 PDM 时钟主输出。PDM_MIC_EDGE 和 PDM_MIC_SLV 寄存器位选择采样时钟边沿和主/从模式 PDM 输入。在主模式下,PDMCLK 引脚可以通过将 PDM_GATE_PAD0 寄存器位设置为低电平来禁用时钟(并驱动逻辑 0)。当配置为从时钟时,PDM 时钟输入不需要与系统时钟(TDM/I2S 模式下的 SBCLK)有特定的相位关系,但必须与音频采样率来自相同的源。这相当于 64/32/16 (~3MHz) 或 128/64/32 (~6MHz) 乘以单/双/四倍速度采样率。PDM 速率由 PDM_RATE_PAD0 设置。当 PDMCLK 引脚配置为主时钟时,TAS2563 将输出根据 PDM_RATE_PAD0 和寄存器位设置的 50% 占空比时钟频率(64/32/16 或 128/64/32 乘以单/双/四倍速度采样率)。

    内部 DSP 处理功能重新用于启用 PDM 接口,请注意列出的 PPC3 软件在每种情况下的差异。

    PDM 硬件接口配置可在“Device Control”面板中进行配置,如下图所示。

    每个通道的数字增益控制可以在“Tuning and Audio Processing”面板中进行访问。

    用于反馈 PDM 麦克风数据的 ASI 配置可在“End System Integration”面板中设置(在快照选择步骤中),如下图所示。