ADS8663 CLOCK 问题~

你好，

SAR型ADC的jitter是指采样保持电路开始进入保持模式那一瞬间的jitter，也就是您只需要保证CONVST的上升沿的jitter很小即可。

一旦采样保持电路进入保持模式，这以后开始的转换使用的clock的jitter正常对采样结果应该影响不大。

Hi Jerry,

关于ADS8363, 可以考虑用 联合两路PWM和一路SPI 配置出适合的时序：两路PWM 内部可以同步，可以确保数据读写引脚（RD）与CLK下降沿保持同步； PWM1A输出RD信号给ADS8363，PWM2A 输出CLK信号给SPI 和 ADS8363，SPI 置于SLAVE 模式，可以另外加一个GPIO控制ADS8363的CS信号。假如你MCU内部的SPI是带buffer的，那么用这种方法做起来比较简单。

另外，强烈推荐采用TI的C2000处理器，该处理器所带的McBSP接口可以完全兼容ADS8363的接口时序。

顺便问一下：

       1. 你是两通道，每个通道两路差分信号输入吗？

       2. 能透露一下你用的是哪家的ARM MCU吗？

谢谢！

Bestwishes

Martin Li