DAC5682Z CONFIG问题请教
问题一：STATUS0 和STATUS4寄存器功能问题
在配置寄存器中， STATUS0 和STATUS4 既是不是既可作为可读的状态寄存器，还可以作为写入数据的寄存器？因为从手册 第23页的描述 “Asserted when the Digital Self Test (SLFTST) fails. To clear the error, write a ‘0’ to this register bit. This bit is also output on the SDO pin when the Self Test is enabled via SLFTST_ena control bit in CONFIG1.”可以看出。
问题二：CONFIG3_Bit 6（SLFTST_err_mask）的配置问题
对CONFIG3（手册第23页）Bit 6（SLFTST_err_mask）进行配置时，文中提及到” When set, masks out the SLFTST_err bit in STATUS4 register.” When set 是指设置为‘0’还是设置为’1’；“mask out”是指将SLFTST_err bit屏蔽掉还是解除掉屏蔽？从手册第42页 DIGITAL SELF TEST MODE 可以看出，芯片设置为自检模式时，需要设置CONFIG3_Bit 6（SLFTST_err_mask）=’1’，通过读STATUS4_Bit6(SLFTST_err) 可以判定芯片是否发生了故障。
包括Bit5（FIFO_err_mask），Bit4（Pattern_err_mask:）也是同样的问题。
问题三：CONFIG3_Bit3（SwapAB_ou）（手册第23页）是什么意思？读者没有理解。
问题四:STATUS4_Bit4(Pattern_err) 读者没有读懂,如何配置，请予赐教！
在器件手册第23页是这样描述的“A digital checkerboard pattern compare function is provided for board level confidence testing and DLL limit checks. If the Pattern_err_mask bit via CONFIG3 is cleared, logic is enabled to continuously monitor input FIFO data. Any received data pattern other than 0xAAAA or 0x5555 causes this bit to be set. To clear the error, flush out the previous pattern error by inputting at least 8 samples of the 0xAAAA and/or 0x5555, then write a ‘0’ to this register bit.”
问题五：CONFIG5_Bit5（clkdiv_sync_dis）的作用是什么？
在器件手册只有在“RECOMMENDED MULTI-DAC SYNCHRONIZATION PROCEDURE”（P41）中才提及到了CONFIG5_Bit5（clkdiv_sync_dis）的设置。
问题六：CONFIG6_Bit3（BiasLPF_A）的作用是什么？
手册第24页描述为“Enables a 95 kHz low pass filter corner on the DACA current source bias when cleared. If this bit is set, a 472 kHz filter corner is used.”截止频率为95KHz和472KHz的低通滤波有何作用？如何选择？从DAC5682Z_手册第六页的表格中看出
BiasLPF_A与DAC的内外部参考电平有关系，是不是用来对参考电平的电源进行滤波的。
问题七：有关CONFIG10_Bit(2:0)( DLL_ifixed(2:0))配置问题
在手册的P27页中，标明了DLL_ifixed(2:0)设置的四种可能（’011’,’000’,’101’,’100’）,并且告知，DLL_ifixed(2:0)必须与DCLK的频率相对应（手册中描述为“Refer to the Electrical Characteristics table.，Used in conjunction with the DLL_invclk bit to select appropriate delay range for a given DCLK frequency”）但是在手册P10列表中却根据不同的DCLK频率列出了DLL_ifixed(2:0)设置的四种可能（‘101’，‘110’，‘111’，‘000’），与前四种可能没有对应上。
针对以上问题，由于读者水平受限的原因，百思不得其解，请各位工程师给予指导，谢谢！
联系人：李工
联系方式：13389228003
邮箱：1251895619@qq.com
