DLPC410: INIT_ACTIVE一直为高电平

相信您看过这个文章：

https://www.ti.com.cn/cn/lit/pdf/dlpu045

第9页， INIT_ACTIVE是DLPC410输出给APPSFPGA的。

根据DLPC410规格书48，49页。

https://www.ti.com.cn/cn/lit/gpn/dlpc410

整个DLPC410电源正确，DLPA200, DMD 正确识别后，就会完成初始化而为低。

是否DMD ID号和安装正确？ DMD电源等是否正确？

您好，非常感谢您的回答，关于DMD是否正确，我在GUI上都能够正常显示图片，我想可能是我代码关于初始化过程哪里写的不对。

关于INIT_ACTIVE我还有几个疑问，还望能够解答：

1、是否一定要设ARST为高电平INIT_ACTIVE才能被拉低

2、training pattern 会影响INIT_ACTIVE拉低吗？我在论坛其他有关INIT_ACTIVE不能拉低回答中有看到training pattern

3、在安装了对应文件后我并没有找到library  ddc4100该文件，不知能否提供

1. ARST是硬复位，必须为高，才能开始init过程；否则INIT_ACTIVE就无效；

2 .先完成init_active为高，再前端FPGA给特定pattern到DLPC410完成training.

3. 具体哪个文件？

DLP(R) Discovery 4100 Applications FPGA Pattern Generator Source Code (Rev. A)

DLP Discovery 4100 Explorer GUI (Rev. A)

DLP(R) Discovery 4100 Applications FPGA Pattern Generator Source Code (Rev. A)的pgen_pgg_a.vhd文件中的LIBRARY ddc4100并没有被提供。

提供收件地址

提供收货地址

202021059916@mail.scut.edu.cn