TI E2ETm 英文论坛海量技术问答的中文版全新上线,可点击相关论坛查看,或在站内搜索 “参考译文” 获取。

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

LMK04826B的PLL1无法锁定

Other Parts Discussed in Thread: CLOCKDESIGNTOOL

大家好:

        最近正在使用LMK04826B这款时钟芯片,调试发现PLL2可以锁定,PLL1没有锁定,然后不知道如何下手了,麻烦TI的大拿或论坛里的其他高手给指点下,有朋友说调节环路滤波参数,但是调整的依据是什么?附件是我的reg设置。   

        clkin输入10M高稳时钟单端交流耦合,OSCIN输入CVHD-950-80M单端交流耦合,一级环路滤波参数C1=1.2nF,R2=12K,C2=56nF。