This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

LMK04828开发板选用的VCO是不是写错了?66AK2L06的LMK04828的PLL1部分没有外置的VCO啊?

Other Parts Discussed in Thread: LMK04828, 66AK2L06

TI的工程师您好,我公司最近在开发基于JESD204B接口的数据采集电路,在做时钟分配方案的时候采用了您公司的LMK04828,并申请了样片,现在样片已经在路上了,因此我就开始着手画电路板,目前遇到了如下问题:

1.我看LMK04828的开发板资料SNAU145A.PDF,第33页,PLL1的外置VCO原理图上标的是CVHD-950-122.88,这个芯片我到网上找了下,发现该器件对应的芯片资料是4个管脚的(开发板上是6个管脚的),并且是输出频率不随电压变化的晶振,而不是压控振荡器,这个是不是写错了?如果真是写错了,请帮忙找一些正确的型号,我想就按照这个来设计我们自己的电路了,谢谢。

2.在TI的66AK2L06开发板上也用了LMK04828做时钟分配方案,该方案的官网文档tidrek6.pdf文档13页,其中LMK04828的PLL1电荷泵输出(32脚)没有接任何VCO,而且PLL2的参考输入(43和44脚)也没接任何时钟输入,这是不是有问题啊,这样做的话,锁相环是不工作的啊?

  • Hi hawk ;

    您好!附件为CVHD-950-122.88的DS,这个VCXO好像是频率固定的,和VCO不一样的。

    我最近也在看LMK04828的相关资料,但是我发现LMK04828并不是所有的频率都能产生,请问你是如何设计这个时钟芯片的,有没有什么方法或者软件?

    JESD204B这个协议之前倒是听说过,ADC到FPGA之间见的比较多,了解一些,你们是怎么设置ADC采样的CLK和SYSREF的啊,3Q!

  • 您好,首先感谢您的回复。附件没有找到,DS麻烦您再发一次,谢谢。

    我的ADC采样率是这样设置的:ADC时钟CLK(采样率)1474.56M(是122.88M的整数倍),sysref设置目前在测试中,因为对JESD204B接口不是特别熟悉,目前正在根据接口的协议信息测试这个sysref发什么样的波形合适。

  • Hi hawk,您好!

    附件为CVHD-950-122.88的DS,你看看能否收到。

    LMK04828的demon板上用的是122.88M的VCXO,根据实际使用的频率,应该是可以换成其他频率的,如100M等。

    CVHD-950.pdf
  • wu  :

    您好,首先再次感谢您的回复。您发送的附件收到了,可惜的是这个附近上的DS和我在网上下载的一样,都是4个管脚的,而demo板上的是6个管脚的,所以我在怀疑是不是demo板上写的芯片名称有问题。至今未找到6个管脚的该芯片资料。

  • hawk said:

    1.我看LMK04828的开发板资料SNAU145A.PDF,第33页,PLL1的外置VCO原理图上标的是CVHD-950-122.88,这个芯片我到网上找了下,发现该器件对应的芯片资料是4个管脚的(开发板上是6个管脚的),并且是输出频率不随电压变化的晶振,而不是压控振荡器,这个是不是写错了?如果真是写错了,请帮忙找一些正确的型号,我想就按照这个来设计我们自己的电路了,谢谢。

    这个EVM user's guide中的电路可以看出,很多错误也已经用红叉改过了,你提到CVHD-950-122.88这个芯片,是4个引脚的,在Page33  U2的上面有注释:

    Note: CVHD-950-### is a 4 pin part but with 200 mil pin spacings. So pin mapping from 6 pin (schematic) to 4 pin footprint is: 1 --> 1, 3 --> 2, 4 --> 3, 6 --> 4

  • Kailyn:

    您好!想向您咨询一下LMK04828的问题,LMK04828具有级联PLL的功能,来更好的实现jitter cleaner
    但是,如果使用级联PLL的话:CLKIN --> PLL1 --> VCOX --> PLL2,这样不论CLKIN是多少,PLL2输入的频率始终是和VCOX的频率相关的;
    例如:CLKIN = 200M ;VCOX = 100M ,那么PLL2的输入为100M,和CLKIN的200M,没有啥关系,是这样的么?
    如果和CLKIN没多大关系,那么CLKIN选择多少频率又会依据什么标准呢?

    谢谢!

  • 你好,看到你的问题,想和你交流一些,谢谢!能麻烦你加我QQ吗?1206109585谢谢

  • 关于LMK04828的频率生辰,你可以下载一个免费的软件,ClockDesignTools

    里面填写输入频点,输出频点,就可以了。

  • CLKIN的频率选择还是需要根据VCXO的频率,需要能通过设置R和N分频器,使CLKIN的频率能被PLL1锁定。这样才能发挥PLL1的作用。  

  • LMK04828上画了两个晶振共焊盘的,其中一个是CVHD-950-122.88,另一个是6个焊盘的VCXO,请问这个6个焊盘的vcxo的型号是什么? 我之前板子上用的是CVHD-950,唯一的问题是这个vcxo的高度太高了,对尺寸对震动可靠性都有很大的限制,现在想换成矮的。  谢谢!

  • LMK04828上画了两个晶振共焊盘的,其中一个是CVHD-950-122.88,另一个是6个焊盘的VCXO,请问这个6个焊盘的vcxo的型号是什么? 我之前板子上用的是CVHD-950,唯一的问题是这个vcxo的高度太高了,对尺寸对震动可靠性都有很大的限制,现在想换成矮的。  谢谢!

  • CVHD-950-122.88是9×14 mm SMD, 3.3V, CMOS

    6个焊盘的VCXO是5x3.2 mm VCXO package

  • 请问6个焊盘的VCXO是5x3.2 mm VCXO package,具体是什么型号

  • 很多的。只要符合这个要求就可以了

    我以前用过TAITIEN的5*3.2的VCXO

  • 具体的有些什么要求呢,能否明示一下,谢谢

    13852706303@163.com我的电子邮箱,非常感谢

  • LMK04828上画了两个晶振共焊盘的,其中一个是CVHD-950-122.88,另一个是6个焊盘的VCXO,请问这个6个焊盘的vcxo的型号是什么? 我之前板子上用的是CVHD-950,唯一的问题是这个vcxo的高度太高了,对尺寸对震动可靠性都有很大的限制,现在想换成矮的。  谢谢!