如图所示,芯片用的是TCA9509DGKR 内部A端I2C有上拉,B端无上拉(需要外部上来)实现1.8V转3.3V的I2C电平转换。I2C挂载设备后,发现了A端的SDA波形异常,出现了半高电平状态,B端的SDA是正常的。于是做了多次交叉实现,如更换电阻的匹配(从1.5-2.2-3.3-4.7-5.1-10K)都无效,SDA依然拉不低。最终判断就是I2C电平芯片引起了,但是不知道具体原因。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如图所示,芯片用的是TCA9509DGKR 内部A端I2C有上拉,B端无上拉(需要外部上来)实现1.8V转3.3V的I2C电平转换。I2C挂载设备后,发现了A端的SDA波形异常,出现了半高电平状态,B端的SDA是正常的。于是做了多次交叉实现,如更换电阻的匹配(从1.5-2.2-3.3-4.7-5.1-10K)都无效,SDA依然拉不低。最终判断就是I2C电平芯片引起了,但是不知道具体原因。
您好
感谢您对TI产品的关注!为更加有效地解决您的问题,我们建议您将原理图,波形和代码发布在E2E英文技术论坛上(TI E2E support forums),将由资深的英文论坛工程师为您进一步排查
PJ0024_RK3588S_CT1_SCH_A02-20240605.pdf
备注:我们做了很多试验,例如将A端的外置上拉电阻去除,采用内置的,现象依然在。然后我们采用了外置搭建的MOS电平转换电路取代该芯片,问题就解决了,最终确定就是该电平I2C buff芯片的问题,但是不知道为什么会这样?? 代码端,认为不会有问题,因为做了交叉试验,MOS电平转换是可以的。