接口论坛 - 最近的话题

DP83TC812R-Q1: ethercat通信失效

mingyang zhang — Tue, 26 May 2026 09:50:19 GMT

Part Number: DP83TC812R-Q1

您好，

我正常参照贵公司的MCU063B 核心板，贵公司该产品使用标准以太网的DP83822PHY芯片，进行ethercat通信，我想将这个标准以太网的PHY芯片，更换为贵公司的DP83TC812 PHY芯片，使用MII模式，PHY地址为0，芯片配置为从站模式，不使用休眠功能，原理图的设计思路参照贵公司MCU03B的原理图进行设计，PHY与28388D之间进行数据传输。

现在的现象是物理层连接成功，有数据的收发，但是无法建立起ethercat通信，建立通信时，连接灯与数据传输的LED灯交替闪烁，与标准以太网接口现象不同。我已经进行走线的等长处理与阻抗匹配。

我想询问，我目前设计的原理图是否有错误。

谢谢！

RE: DP83TC812R-Q1: ethercat通信失效

mingyang zhang — Mon, 01 Jun 2026 02:04:20 GMT

您好，

十分感谢您的回复，我之前的原理图LED0和LED1连接了3.3V，配置成了主站模式，我通过飞线连接GND，将PHY芯片配置成从站模式，此时链路连同，不知道这个操作是否会造成对参考平面的破坏，导致无法实现通信？

同时，我的LED0常亮，但是在数据收发时，LED0熄灭，LED1闪烁，两者交替进行，不会同时闪烁，我不知道这种属于正常情况吗？按照您说的LED0应该常亮，但此种情况下俩都等同于都在闪烁。

十分期待您的回答，

谢谢！

RE: DP83TC812R-Q1: ethercat通信失效

Charles Wang (ENET) — Fri, 29 May 2026 19:04:57 GMT

你好，

你的原理图看起来没问题。通常情况下，如果TC10睡眠功能被禁用，我们会建议将VSLEEP连接到VDDA。由于PHY能够正常上电和通信，我认为风险很低。

正确的 LED 指示灯行为是：LED_0 常亮表示连接成功，LED_1 在发送/接收信号时闪烁。您看到的是这种行为吗？

[quote userid="675191" url="~/support/interface-group/interface---internal/f/interface---internal-forum/1650615/dp83tc812r-q1-ethercat-communication-failure"]当前问题是物理层连接成功，数据正在发送和接收[/quote]

既然你说PHY链路已连接，数据也能发送和接收，那么PHY端就没有问题。

EtherCAT 是在 MAC 端实现的。请检查 MAC 端的 EtherCAT 实现。

最好的，

查尔斯

RE: DP83TC812R-Q1: ethercat通信失效

Charles Wang (ENET) — Fri, 29 May 2026 18:49:26 GMT

你好，

你的原理图看起来没问题。通常情况下，如果TC10睡眠功能被禁用，我们会建议将VSLEEP连接到VDDA。由于PHY能够正常上电和通信，我认为风险很低。

正确的 LED 指示灯行为是：LED_0 常亮表示连接成功，LED_1 在发送/接收信号时闪烁。您看到的是这种行为吗？

既然你说PHY链路已连接，数据也能发送和接收，那么PHY端就没有问题。

EtherCAT 是在 MAC 端实现的。请检查 MAC 端的 EtherCAT 实现。

最好的，

查尔斯

RE: DP83TC812R-Q1: ethercat通信失效

Charles Wang (ENET) — Fri, 29 May 2026 18:39:59 GMT

你好，

你的原理图看起来没问题。通常情况下，如果TC10睡眠功能被禁用，我们会建议将VSLEEP连接到VDDA。由于PHY能够正常上电和通信，我认为风险很低。

正确的 LED 指示灯行为是：LED_0 常亮表示连接成功，LED_1 在发送/接收信号时闪烁。您看到的是这种行为吗？

既然你说PHY链路已连接，数据也能发送和接收，那么PHY端就没有问题。

EtherCAT 是在 MAC 端实现的。请检查 MAC 端的 EtherCAT 实现。

最好的，

查尔斯

RE: DS90UB954-Q1: soc 接收ds90ub954 芯片彩条自输出，图像异常

Links — Fri, 29 May 2026 00:14:08 GMT

您好，

已经收到了您的案例，调查需要些时间，感谢您的耐心等待。

DS90UB954-Q1: soc 接收ds90ub954 芯片彩条自输出，图像异常

guoyong huang — Thu, 28 May 2026 01:28:25 GMT

Part Number: DS90UB954-Q1

我按照TI ds90ub954 寄存器配置手册说明（ds90ub954-q1.pdf）第71页，配置彩条输出：ub954_1280x720彩条配置.png
我们soc接收格式是.bus_fmt = MEDIA_BUS_FMT_UYVY8_2X8,
所以修改了这里：

PGEN_CSI_DI – 设置数据类型为 0x1E (YUV422 8-bit), VC=0
WriteI2C(0xB1,0x03) # PGEN_CSI_DI
WriteI2C(0xB2,0x1E)

soc 使用4l2-ctl 抓图
adb shell "v4l2-ctl -d /dev/video0 --set-fmt-video=width=1280,height=720,pixelformat=UYVY --stream-mmap=4 --stream-skip=3 --stream-to=/data/cif.yuv --stream-count=1 --stream-poll"

抓到的图为：cif.yuv

我使用工具打开yuv 图像，看着图像格式不太对，用pixelformat=NV12 格式去抓也一样，不知道该怎么往下找原因了，请帮忙给些建议cif.zip

TCA6408A: TCA6408ARSVR地址无法修改为0X21

zhangjie Liu — Fri, 08 May 2026 06:24:15 GMT

Part Number: TCA6408A

IIC0总线下挂载了两片TCA6408ARSVR，原理图如图所示，两个芯片的ADDR分别修改为上拉后，都无法搜索到0X21，这是什么原因

RE: TCA6408A: TCA6408ARSVR地址无法修改为0X21

Vivian Gao — Thu, 28 May 2026 06:21:39 GMT

验证硬件连接

- 测量引脚2（ADDR）的电压 - 应为 VCCP 或 GND
- 检查 ADDR 引脚到其目标的连通性
- 验证 VCCP 是否稳定并在规格范围内（1.65-5.5V）

上电顺序

确保正确的上电复位（VCCP 必须达到 VPOR = 1.0-1.4V）
避免慢速电源上升速率（< 0.4V/ms 可能导致问题）
RESET 引脚应通过电阻上拉

I2C 通信检查

- 运行 I2C 扫描以查看哪个地址有响应
- 验证 SCL/SDA 的上拉（连接到 VCCI，通常为 4.7kΩ）
- 检查设备是否发送正确的 ACK

测试流程

将 ADDR 接地 → 验证 0x20 是否正常
将 ADDR 接 VCCP → 验证 0x21 是否正常
这有助于判断是地址配置问题还是通信问题

数据手册关键说明

ADDR 引脚必须直接连接到 VCCP 或 GND - 不能悬空或动态驱动。如果悬空，设备行为未定义，可能会默认 0x20。

RE: TCA6408A: TCA6408ARSVR地址无法修改为0X21

zhangjie Liu — Thu, 28 May 2026 05:47:48 GMT

在第一张图中，VCCI和VCCP是同一个电源网络，将ADDR修改为上拉，也无法读取到0x21，而且还存在ADDR悬空时可以读取到0x20的情况

DS90UB983-Q1: FPD-Link III Configuration Tool下载不了

changfu li — Thu, 28 May 2026 02:47:47 GMT

Part Number: DS90UB983-Q1

麻烦提供FPD-Link III Configuration Tool下载地址

RE: DS90UB983-Q1: FPD-Link III Configuration Tool下载不了

Lydia — Thu, 28 May 2026 03:06:01 GMT

您好，请参考此回复，e2echina.ti.com/.../ds90ub983-q1-fpd-link-iii-configuration-tool

DS90UB983-Q1: FPD-Link III Configuration Tool下载不了

changfu li — Thu, 28 May 2026 02:49:05 GMT

Part Number: DS90UB983-Q1

麻烦提供FPD-Link III Configuration Tool下载地址

RE: DS90UB983-Q1: FPD-Link III Configuration Tool下载不了

Lydia — Thu, 28 May 2026 03:05:37 GMT

您好，

我们的FPD-Link III设备配备了名为Analog LaunchPAD的图形界面配置。您说的是不是这个链接，图形界面可在此下载：https://www.ti.com/tool/ALP

TCA9548A: TCA是否支持I2C时钟扩展

?? ? — Tue, 26 May 2026 08:39:49 GMT

Part Number: TCA9548A

我的原理图设计是这样的，主机是ARM的IIC连接到TCA9548A的数据总线上，然后TCA9548A连接到8个从机，在调试过程中经常出现TCA9548A概率性无响应的情况，排查到与通道5接入的VS3K芯片有关系，该芯片只支持1.8V电压域，所以TCA9548A输出后经过了一个电平转换芯片连接至VS3K，我查询了VS3K的规格书上面说明主设备必须要支持IIC clock stretching，我们之前的设计是ARM直接连接至VS3K未出现过此问题，请帮忙解答TCA9548A是否支持时钟扩展机制？或者是不是还有其他可能的原因引起的IIC报错问题？

RE: TCA9548A: TCA是否支持I2C时钟扩展

Alice — Wed, 27 May 2026 09:29:10 GMT

您好，

tca9548a只是开关，不支持IIC时钟扩展。

RE: TCA9548A: TCA是否支持I2C时钟扩展

?? ? — Wed, 27 May 2026 08:50:31 GMT

我最开始的设计是尝试过，但是由于当时VCC接的3.3V，所以导致通道5的电平抬高，后来我新设计的就是现在这版，同时做了两种方案，TCA9548A的通道5后面接电平转换芯片与不接转换芯片，一开始尝试是通道5直接上拉到1.8V，但是此时出错的概率还是比较大，后面我才上了电平转换芯片，这个概率就减少了很多，只要去掉通道5的IIC，TCA9548A就不会出现报错的问题。另外在通道5从机出现故障的时候，ARM想要切TCA9548A到其他的通道也会失败，而且一旦出现这种情况复位TCA9548A没有效果，需要重新上电重启。从设备的通讯故障也会影响到ARM与TCA9548A的通讯吗？按照软件工程师的说法来看他们目前没有做多路复用的应用，是靠循环切换通道进行一对一通讯。TCA9548A无响应的问题是不是因为该芯片不支持IIC时钟扩展，或者是存在其他的原因？

RE: TCA9548A: TCA是否支持I2C时钟扩展

Alice — Wed, 27 May 2026 08:27:28 GMT

您好，
由于tca9548a本身具备电平转换功能，您可以直接将5通道的SD5 SC5上拉到1.8V，无需外部电平转换芯片（Figure 8-1. Typical Application Schematic）。
TCA9548A支持I2C时钟最高为400KHZ.
www.ti.com/.../tca9548a.pdf

RE: SN74LVC8T245: Why are the delay parameters listed in the SN74LVC8T245 datasheet much larger than the actual measured values?

Links — Wed, 27 May 2026 08:00:10 GMT

建议以规格书为准，量产要考虑一定的稳定性，可靠性等。

SN74LVC8T245: Why are the delay parameters listed in the SN74LVC8T245 datasheet much larger than the actual measured values?

yidong liu — Fri, 22 May 2026 10:45:25 GMT

Part Number: SN74LVC8T245

I am using the SN74LVC8T245 for SPI level shifting, with a data rate up to 25MHz. I need the propagation delay to be within 10ns in order to reliably read the MISO data. However, the datasheet shows that the B-to-A delay parameters are basically around 20ns. But when I test using the test circuit in the datasheet, the delay is not that large. Can I use this chip for this application?

DS320PR810: DS320PR810 损耗问题咨询

heyson chen — Tue, 12 May 2026 01:34:08 GMT

Part Number: DS320PR810

您好，目前我们的产品使用贵司的DS320PR810redriver芯片，SI估算的redriver前后损耗不超过24DB，系统总损耗不超过42DB，看规格书写的最大支持损耗是58DB，在SPEC范围内，然而跑reboot和压测的时候出现部分接口会降速（PCIE5.0降到4.0），所以想问下贵司的DS320PR810这款redriver芯片系统损耗最大支持多少？有40多DB过的案例不？望回复，感谢！

RE: DS320PR810: DS320PR810 损耗问题咨询

Links — Wed, 27 May 2026 07:45:17 GMT

您好，

是的，规格书没有给出准确的指标，请参考下面的链接中我们专家的回复

(+) DS320PR810: What is the dB value in default EQ index? - Interface forum - Interface - TI E2E support forums

(+) (+)DS80PCI800：我们什么时候需要PCIe中继器？- 接口论坛 - 接口 - TI 端对端支持论坛

RE: DS90UB983-Q1: 983 cs2.0的TI 芯片，patgen是否绑定固定寄存器地址屏参

Chen shaojie — Wed, 27 May 2026 07:37:51 GMT

Hi,

我重新更清晰的描述我的背景和问题，这样更有助于理解我的问题
背景：我们之前使用的型号是 PDS90HH983BARURTQ1,后来第二次采购的是PDS90HH983CARURTQ1

第二次采购的PDS90HH983CARURTQ1，我们这里点不亮屏，所以改动了Set patgen配置中 0x29寄存器的值从0x08改成了0x0C

根据983寄存器datasheet可以看出第三个bit PATGEN_TSEL的区别，视频流来自于外部还是内部

配置0x29 寄存器为0x08的时候VP0的配置是（下面这些配置统称为区域一）

WriteI2C(serAddr, 0x40, 0x32);

WriteI2C(serAddr, 0x41, 0x01);

WriteI2C(serAddr, 0x42, 0xa8); // 设置VP_SRC_SELECT为Stream 0以使用SST模式

WriteI2C(serAddr, 0x41, 0x02);

WriteI2C(serAddr, 0x42, 0x80); // VID H Active

WriteI2C(serAddr, 0x42, 0x07); // VID H Active

WriteI2C(serAddr, 0x41, 0x10);

WriteI2C(serAddr, 0x42, 0x80); // Horizontal Active

WriteI2C(serAddr, 0x42, 0x07); // Horizontal Active

WriteI2C(serAddr, 0x42, 0x20); // Horizontal Back Porch

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Back Porch

WriteI2C(serAddr, 0x42, 0x20); // Horizontal Sync

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Sync

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Total

WriteI2C(serAddr, 0x42, 0x08); // Horizontal Total

WriteI2C(serAddr, 0x42, 0xd0); // Vertical Active

WriteI2C(serAddr, 0x42, 0x02); // Vertical Active

WriteI2C(serAddr, 0x42, 0x08); // Vertical Back Porch

WriteI2C(serAddr, 0x42, 0x00); // Vertical Back Porch

WriteI2C(serAddr, 0x42, 0x08); // Vertical Sync

WriteI2C(serAddr, 0x42, 0x00); // Vertical Sync

WriteI2C(serAddr, 0x42, 0x2d); // Vertical Front Porch

WriteI2C(serAddr, 0x42, 0x00); // Vertical Front Porch

WriteI2C(serAddr, 0x41, 0x27);

WriteI2C(serAddr, 0x42, 0x00);

配置0x29 寄存器为0x0C的时候VP0的配置比上方多了（下面这些配置统称为区域二）

WriteI2C(serAddr,0x41,0x2a); //Set patgen address

WriteI2C(serAddr,0x42,0x86); //Set patgen address auto increment

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen THW 2048

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen THW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0D); //Set patgen TVW 781

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x03); //Set patgen TVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x80); //Set patgen AHW 1920

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x7); //Set patgen AHW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0xd0); //Set patgen AVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x2); //Set patgen AVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x20); //Set patgen HSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen HSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen VSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen VSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x20); //Set patgen HBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen HBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen VBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen VBP

WriteI2C(serAddr,0x41,0x2a);

WriteI2C(serAddr,0x42,0x96);

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //HSYC Polarity = +, VSYNC Polarity = +

一开始我这里配置0x29 寄存器为0x0C时并未加入新增的区域二这些寄存器配置

发现屏虽然可以点亮，但是会有各种异常，比如屏闪，reset以后屏不亮

加入区域二，一切都正常了

由此产生了几个问题：

1: PDS90HH983BARURTQ1 和PDS90HH983CARURTQ1做了什么改动，导致需要改0x29 寄存器为0x0C才可以点亮屏？

0x29 寄存器配置成0x08或者0x0C，是视频流来源于外部和内部的区别，0x08来源于外部视频线（区域一对0x01寄存器写入默认值0xa8），这些VP的Timing配置是在哪配置的？或者说来源于区域一的配置，但是区域一更像是内部配置
如果0x08来源于外部视频线，我理解配置成0x0C，就不应该可以来源于外部视频线，那就不应该可以通过HDMI投屏，但是现在可以投屏
为什么0x29寄存器配置成了0x0C,会多出区域二那么多Timing的配置,区域一和区域二Timing的配置在寄存器配置后，真正生效的是否只有区域二？那么区域一的作用是什么？

Best Regards

Chen Shaojie

DS90UB983-Q1: 983 cs2.0的TI 芯片，patgen是否绑定固定寄存器地址屏参

Chen shaojie — Fri, 22 May 2026 03:36:54 GMT

Part Number: DS90UB983-Q1

我使用的是983 CS2.0串行器，

配置PATGEN的设置如下：

int serAddr = 0x0C;

WriteI2C2(serAddr, 0x40, 0x30);

WriteI2C2(serAddr, 0x41, 0x29);

WriteI2C2(serAddr, 0x42, 0x0C); // 设置PATGEN颜色深度为24bpp用于VP0

WriteI2C2(serAddr, 0x41, 0x28);

WriteI2C2(serAddr, 0x42, 0x95); // 启用VP0上的PATGEN - 注释掉此行以禁用PATGEN并启用端到端视频

WriteI2C2(serAddr, 0x43, 0x00); //#Set number of VPs used = 1

WriteI2C2(serAddr, 0x44, 0x01); //#disable video processors

配置VP0屏参如下：

WriteI2C(serAddr, 0x40, 0x32);

WriteI2C(serAddr, 0x41, 0x01);

WriteI2C(serAddr, 0x42, 0xa8); // 设置VP_SRC_SELECT为Stream 0以使用SST模式

WriteI2C(serAddr, 0x41, 0x02);

WriteI2C(serAddr, 0x42, 0x80); // VID H Active

WriteI2C(serAddr, 0x42, 0x07); // VID H Active

WriteI2C(serAddr, 0x41, 0x10);

WriteI2C(serAddr, 0x42, 0x80); // Horizontal Active

WriteI2C(serAddr, 0x42, 0x07); // Horizontal Active

WriteI2C(serAddr, 0x42, 0x20); // Horizontal Back Porch

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Back Porch

WriteI2C(serAddr, 0x42, 0x20); // Horizontal Sync

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Sync

WriteI2C(serAddr, 0x42, 0x00); // Horizontal Total

WriteI2C(serAddr, 0x42, 0x08); // Horizontal Total

WriteI2C(serAddr, 0x42, 0xd0); // Vertical Active

WriteI2C(serAddr, 0x42, 0x02); // Vertical Active

WriteI2C(serAddr, 0x42, 0x08); // Vertical Back Porch

WriteI2C(serAddr, 0x42, 0x00); // Vertical Back Porch

WriteI2C(serAddr, 0x42, 0x08); // Vertical Sync

WriteI2C(serAddr, 0x42, 0x00); // Vertical Sync

WriteI2C(serAddr, 0x42, 0x2d); // Vertical Front Porch

WriteI2C(serAddr, 0x42, 0x00); // Vertical Front Porch

WriteI2C(serAddr, 0x41, 0x27);

WriteI2C(serAddr, 0x42, 0x00); // HSYNC Polarity = +, VSYNC Polarity = +

问题是之前使用CS1.0的时候，配置PATGEN的WriteI2C2(serAddr, 0x42, 0x0C); 之前写的是WriteI2C2(serAddr, 0x42, 0x08);也查看寄存器手册FPD4_PGCFG_VP0 Register (Address = 0x29) ，差别是第三个bit，Timing Select Control: 1: The Pattern Generator creates its own video timing as configured in the Pattern Generator Total Frame Size, Active Frame Size, Horizontal Sync Width, Vertical Sync Width, Horizontal Back Porch, Vertical Back Porch, and Sync Configuration registers. 0: the Pattern Generator uses external video timing from the pixel clock, Data Enable, Horizontal Sync, and Vertical Sync signals. ，
所以

第一个问题：1.0和2.0中改动了什么，必须得用2.0得设置29寄存器0C才可以亮屏，

第二个问题：外部的Timing和内部的Timing设置有什么区别？

点三个问题：为什么2.0中还需要配置2b寄存器才可以，不配的话屏幕的状态看着不正常，

WriteI2C(serAddr,0x41,0x2a); //Set patgen address

WriteI2C(serAddr,0x42,0x86); //Set patgen address auto increment

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen THW 2048

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen THW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0D); //Set patgen TVW 781

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x03); //Set patgen TVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x80); //Set patgen AHW 1920

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x7); //Set patgen AHW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0xd0); //Set patgen AVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x2); //Set patgen AVW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x20); //Set patgen HSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen HSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen VSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen VSW

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x20); //Set patgen HBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen HBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x8); //Set patgen VBP

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //Set patgen VBP

WriteI2C(serAddr,0x41,0x2a);

WriteI2C(serAddr,0x42,0x96);

WriteI2C(serAddr,0x41,0x2b);

WriteI2C(serAddr,0x42,0x0); //HSYNC Polarity = +, VSYNC Polarity = +

PCA9554: 上电过程IO口状态异常 Abnormal I/O pin state during power-up

Ankang Liu — Tue, 26 May 2026 12:22:47 GMT

Part Number: PCA9554

PCA9554在上电过程中，IO口的状态会先上升到一定电平，然后在掉下来，在重新稳定至高电平状态，表现异常，为什么会有先上后掉在稳定，不应该直接上升至VCC稳定状态吗

Upon power application, the I/O pins of the PCA9554 show an abnormal voltage waveform: the potential climbs to a specific value initially, then falls, and eventually stabilizes at logic high. Ideally, the voltage should rise steadily to VCC without this dip.

Arabic	Hebrew	Polish
Bulgarian	Hindi	Portuguese
Catalan	Hmong Daw	Romanian
Chinese Simplified	Hungarian	Russian
Chinese Traditional	Indonesian	Slovak
Czech	Italian	Slovenian
Danish	Japanese	Spanish
Dutch	Klingon	Swedish
English	Korean	Thai
Estonian	Latvian	Turkish
Finnish	Lithuanian	Ukrainian
French	Malay	Urdu
German	Maltese	Vietnamese
Greek	Norwegian	Welsh
Haitian Creole	Persian

Arabic	Hebrew	Polish
Bulgarian	Hindi	Portuguese
Catalan	Hmong Daw	Romanian
Chinese Simplified	Hungarian	Russian
Chinese Traditional	Indonesian	Slovak
Czech	Italian	Slovenian
Danish	Japanese	Spanish
Dutch	Klingon	Swedish
English	Korean	Thai
Estonian	Latvian	Turkish
Finnish	Lithuanian	Ukrainian
French	Malay	Urdu
German	Maltese	Vietnamese
Greek	Norwegian	Welsh
Haitian Creole	Persian