This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] INA240-Q1:设计布局:受限区域

Guru**** 649970 points
Other Parts Discussed in Thread: INA240
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1080766/ina240-q1-designing-layout-restricted-area

部件号:INA240-Q1
“线程:INA240”中讨论的其它部件

您好,

我正在设计一个用于 PWM 电机信号电流感应的电路板。 我正在使用 Autodesk Fusion 360设计电路板。

当我使用 INA240的 lib 来实现符号和封装时,我无法将 INA240与连接
另一个主板发出信号。 INA 的限制区域太大。 我有两种选择,直接在端口下使用 vias
或通过打开印迹编辑受限区域。

所以我的问题是,正确的方法是什么? 如果它使限制区变小,我必须使限制区变小多少?
或者,INA 是否可以完全删除受限区域?

非常感谢,致以最诚挚的问候。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    法比安,你好

    您从哪里获得了足迹?  我知道有几种选择,例如我使用过的 Ultra Librarian 或我见过的 Snapeda。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    封装来自 Ultra Libarian,链接位于 TI 产品网站上的产品信息下方。

    www.ti.com/.../INA240

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,法比安,

    一切正常,允许您进行布局并路由铜线迹线,如 EVM 所示:

    如果有任何限制阻碍您这样做,则此限制是错误的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Kai,

    非常感谢!