This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AMC23C14:仿真:将开漏输出连接在一起以形成并使运算符无法按预期工作。

Guru**** 633105 points
Other Parts Discussed in Thread: TINA-TI
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1131982/amc23c14-simulation-tying-open-drain-outputs-together-to-form-and-operator-does-not-work-as-expected

器件型号:AMC23C14
主题中讨论的其他器件:TINA-TI

您好!

在为我正在进行的设计进行仿真时、我的头部稍微有点划伤。 我尝试将开漏输出连接到推荐的上拉电阻器、我们知道当两个开漏输出连接在一起时、这会形成与门。 只有当两个开关都关闭时、输出才为高电平;如果两个开关处于不同状态、则输出为低电平。  

因此、设置是 OUT1、OUT2通过4.7K 电阻器连接在一起、但当 OUT1上满足过压条件时、输出会通过 OUT2连续拉低。 将它们连接到自己的单独电阻器时效果良好、正如预期的那样、但这不是我希望看到它们的功能。  

查看芯片的内部功能框图、没有什么可以说这在这个模式下不工作、模型是否有故障?  

我已经尝试过 LTSPICE 和 TINA-TI、并在两个软件中收到相同的结果。  

任何机会都可以让我了解这一点、也许我很容易错过了一些东西。  

其他一些与我相关的东西、  

当低侧电源(VDD2)打开时、两个开漏输出在高阻抗(Hi-Z)状态下加电。 上电后、如果高侧尚未正常工作、则两个输出都被拉低。'  

这是否意味着 OUT1和 OUT2被下拉为低电平、因此连接到它们输出端的任何东西也会被下拉为低电平、或者这是否意味着 MOSFET 被下拉为低电平、因此如果有外部上拉、输出应保持上拉为高电平?  

h  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    我意识到我看不到树的森林,从 OUT1反转 OUT2并不是完全明显的。 与并行窗口比较器通常提供的相同输出不同、较低的电压也是先例。  

    在输出端使用异或门可以解决此问题。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Henry、

    感谢您让我们知道您已解决问题!