[参考译文] OPA462：介于+/-5V 或+/-12V 之间的 HV 电源

布昂娜塔勒·阿尔贝托:-)

它与该线程有关吗？

Kai

尊敬的 Kai：

圣诞节快乐，新年快乐！

不知怎么说、您的问题的答案是肯定的、否定的 我需要在相对较高的电压下测试 MOS 器件、因此需要使用 OPA462或更新的 OPA455

在我看来、这是一个可行的解决方案。 如果在没有 INA 的情况下制造 Howland 泵、则意味着在电阻器之间漫游以找到最佳匹配。 我可以考虑更好的方式来享受乐趣... 但是、我想知道 OPA462 (或455)是否可用于您在上一篇文章中建议的输入电流抑制器。

您的电路是围绕 OPA140/1设计的、因此工作电压介于+/-12V 之间。 通过使用 HV Opas、我可以在接近+/-100V 的电压下工作、这一数量级更好。 就噪声而言、这意味着我可以使用电阻器将同一电流抑制在 TIA 输入端。 但是、HV Opas 没有 FET 输入、且输出噪声相当高。 也许、复合放大器(OPA140 IN 输入、OPA462)能满足您的需求吗？

那么、所有这些东西是否都能正常工作、如何为 HV Opas 供电...？

感谢您的意见和支持。

祝你一切顺利！

Alberto

您好、Alberto、

偏置时 MOS 结构的电阻是多少？

Kai

尊敬的 Kai：

我们通过在 TIA 输入端连接源来研究 MOS 晶体管的噪声电流。 漏极和栅极被偏置、以便在不同区域(线性、饱和、子阈值)设置晶体管。

DS 通道电阻的范围为几欧姆至100k。 ID 在几十 nA 到100 uA 之间的间隔内变化。

关于电流抑制器、它应能够从 TIA 输入端"链接"高达100uA 的电流。 OPA140/1等+/-10V 电源运算放大器的应用、这意味着使用100k 电阻器。

遗憾的是、100千欧 电流噪声会破坏我们的 TIA 本底噪声。 在+/-100V 电压下工作时、电流抑制器可以与1M 一起工作、该值足够高、可以承受。

顺便说一下、我想您也在考虑基于 HV-OPA 的 Howland 电流泵的电压顺从性、如462。 我知道、使用基于 OPA462的 Howland 泵

我可以仅向以接地为基准的几千欧负载注入电流。 嗯、这并不能满足我的所有需求、但是对于测试中低通道电阻范围可能有用。

再次感谢您抽出宝贵的时间参加我们的活动。

祝你一切顺利、

Alberto

您好、Alberto、

感谢您发帖。 负责此特定器件的工程师正在放假、请接受我们的延迟回复。  

您好、Alberto、

我已将 MOS 晶体管与 TIA 相结合、并找到了一些有趣的结果。

左侧是 MOS 晶体管 T1。 由于施加的栅极源极电压为3.0V、因此它稍微导通、而由于施加的漏极源极电压约为4V、6.666245µA μ A 的电流从漏极流向源极。 这是如何偏置 MOS 晶体管的方法吗？

电流阱"IS1"发挥偏置电流"减法器"的作用、直流伺服绕线 U3最终将流入 TIA 输入的直流净电流降至零(小于 U1的输入偏置电流)：

"IG1"应模仿噪声电流。 100nA 正弦波可在 TIA 的输出端提供1V 的信号：

e2e.ti.com/.../alberto_5F00_opa657_5F00_12.TSC

这样偏置 MOS 晶体管比较棘手、因为栅源极电压或漏源极电压的微小变化会导致漏源极电流漂移。 因此、需要通过恒流源来稳定漏极源极电流来偏置 MOS 晶体管：

遗憾的是、TIA 的输出信号变为零、然后：

e2e.ti.com/.../alberto_5F00_opa657_5F00_13.TSC

因此、在将 MOS 晶体管连接到 TIA 时、不能通过恒定电流源来偏置 MOS 晶体管。

另一个有趣的结果是 MOS 晶体管本身的漏源电阻在 TIA 噪声中似乎发挥了相当大的作用。

你怎么看？

Kai

尊敬的 Kai：

您正确描述了我的设置。 这正是我测量 MOS 噪声的方法。

通常的做法是使用电流源偏置 MOS、以避免您指出的失控。

请参阅  和 、仅作为使用 TIA 测量噪声时 MOS 偏置的示例。

在我看来、您在仿真中获得的"噪声归零效应"是因为"偏置"电流发生器和"噪声"电流发生器不会像它们那样对 RMS 求和。 相反、"偏置"发生器会覆盖"噪声"。 为了模拟 TINA 中的噪声、 应该使用特定发生器/macrose2e.ti.com/.../Finding-Tina-Noise-Sources.pdf。 请参阅、以了解该 TINA 简短说明。 但是、模拟噪声可能会非常令人沮丧：实验设置很难重现。 必须测量1/f 噪声！

正如您指出的、RDS 是 MOS 通道中的噪声源之一。 通过改变 Vgs 和 Vds 偏置、RDS 确实会改变、噪声也会改变。 我们会按照您在仿真中报告的方式改变偏置、从而探索噪声。

底线是：使用电流发生器对 MOS 进行偏置不会消除 TIA 输入端的噪声。 您看到的是由于 TINA 处理电流发生器的方式。 您可以对噪声源进行建模、但必须使用特定的宏。

我注意到您已将 R7的电平升级至100米。 这对噪声很重要、但您只能"向上"极小的 ID 电流。 这就是为什么我考虑将 R7设置为1M 并在伺服中使用 OPA462、其扩展电源范围为+/-90V。

您是否认为是可行的解决方案？

非常感谢您(再次和再次)抽出宝贵的时间参与我的申请。

我对一个美好的新年的最美好的祝愿！ 如果我们不能静音，我们至少可以测量它！

Alberto

您好、Alberto、

新年快乐！

您对以下计划有何看法？

第一步、您设置 MOS 晶体管(T2)的漏极源极电压"Vd"、预期的栅极源极电压"VG"和漏极源极电流"IS1"、或者-更具体地说-其"减压器电流"处于相同高度。 然后、U3周围的直流伺服可以微调 MOS 晶体管的栅极源极电压、直到漏极源极电流等于减法器电流"IS1"(小于 U1的输入偏置电流)：-)

e2e.ti.com/.../alberto_5F00_opa657_5F00_14.TSC

当然、可以减小 R4和 R8以加快稳定时间。 但这将增加直流伺服高通滤波的转角频率：

最后、阶跃响应：

顺便说一下、由于存在 RG、互阻抗不是精确的140dB。

Kai

尊敬的 Kai：

您将 MOS 本身放入伺服环路的想法非常有趣。 我只有一个问题：使用运算放大器驱动 MOS 栅极将其1/f 噪声注入 DUT。 在系统类测试中、栅极电压由实验室级低噪声 SMU (通常由 Keysight 或 Keithley 制成)提供、 并由低通 RC 进行滤波。 请参阅本演示 的幻灯片15 e2e.ti.com/.../Checklist_5F00_Successfull_5F00_Noise_5F00_Meas_5F00_and_5F00_Modeling.pdf 。

此外、在您的解决方案中、我需要一个"可编程电流减法器"、以便消除 TIA 输入端的可变 ID 偏置电流。 Howland 泵电流可以实现这一功能、但它还会增加额外的噪声、这一点在您的仿真中没有考虑。 此外、对于您的方案、由于伺服执行的微调、您不再能够完全控制 Vgs。 这意味着、您不再知道(ID、VDS、Vgs)平面中 MOS 的确切工作点。 在噪声测量中、您需要研究沿(ID、VDS)负载线和(ID、Vgs)传输特性的1/f 噪声。  

我想最好使用电流源直接偏置 MOS 漏极并让伺服"抵消"TIA 输入端的偏置电流。 在我看来、这似乎是一个更容易遵循的策略、这也使研究人员有了更多的控制权。 我们与 DUT 的交互越少、结果越好...

请告诉我您的意见/评论。

非常感谢您的帮助！

祝你一切顺利、

Alberto

您好、Alberto、

嗯，整个事情非常复杂:-)

直流伺服本身充当低通滤波器、从而大幅降低来自 U2的噪声：

并且直流伺服本身产生的噪声极低：

e2e.ti.com/.../alberto_5F00_dc_5F00_servo.TSC

偏置电流减法器可通过高电压源与高欧姆电阻组合使用。 那么、正如前面讨论的那样、额外的噪声贡献可以忽略不计：

e2e.ti.com/.../alberto_5F00_opa657_5F00_15.TSC

Alberto、我不知道这种通过直流伺服微调 MOS 晶体管的栅极源极电压的方案是否是适合您应用的可行解决方案。 这只是一个想法。 优点是栅极源极电压相当低、对于特定运行点变化不大、并且可通过低压直流伺服轻松调节。 因此、您无需使用高电压 Howland 电流泵或任何其他高电压有源放大器。

在本帖子的末尾、我有一个问题。 以下分析是否正确？ “8寸”是“无限”的意思。 背后的想法是、理想恒流源的源阻抗无限高：

我期待你的答复：)

Kai