您好、团队成员：
客户测试 OPA564电源序列时、测量电压从0V 上升至3V、Vsupply 和 VDIG 之间的上升时间差非常小、基本相同。 但在测试0-4V 的上升时间时、两者之间的差值约为0.5ms。
但如下图所示、我在数据表中仅看到了 VDIG 的电源范围、 我不知道 OPA564的电压值确定 VDIG 为高电平、因此我想询问 OPA564的 VDIG 确定为高电平多少电压的阈值？
谢谢！
兰溪
兰溪、您好！
OPA564 VDIG 确定的高电平阈值是多少伏特？
建议在下面的原理图中使用 OPA564/OPA564-Q1中的 Vdig 上电序列、其中不可在 Vdig 节点后使用去耦电容器。 这将尽可能地减小 VDIG 上电延迟与模拟电源电压之间的关系。
对于单电源轨、其中 V-= GND = 0V、最小 VDIG 电源轨为3.0Vdc、并限制为5.5Vdc。 如果上电序列> 3.0Vdc、则 Vdigital 模块的电源已打开、2V 之后、使能/关断引脚已启用、请参阅下图。
对于双电源轨、假设 ±12Vdc、Vdig 引脚以 V-或 V-=-12Vdc 为基准。 因此、Vdigital 电 压轨必须大于(-12V + 3V)=-9Vdc、才能激活数字模块(具有.r.t V-电源轨)。 如果满足上述条件、则 应测量启用/关断引脚>(V-)+ 2 =-12 + 2 =-10Vdc、且功率放大器的输出已启用。
上电序列要求是在模拟电源电压的上电序列之前施加数字电源电压(VDIG)、或者与模拟电源电压同步。 VDIG 阈值的电压应为(V-)+ 3.0Vdc、其中满足 OPA564/OPA564-Q1的上电序列要求。
如果您有其他问题、请告知我们。
此致！
雷蒙德
