[参考译文] TM4C1294KCPDT：高速时钟如何工作？

您好，Peter，

 没有这样的外部针脚可以接受倾斜的时钟。  在 HSCLKEN位设置为1的高速时钟操作中，QSSI主时钟作为环回时钟HSPEEDCLK反射回QSSI模块。 HSPEEDCLK用作从机中采样数据的时钟。 正如您所看到的那样，从生成内部SPICLK到它出现在I/O板上，存在一些I/O延迟，这间接地起到了故意时钟偏移的作用。 在数据表中，在 最大条件下，2mA输入/输出缓冲延迟可达11.73ns。 虽然输入缓冲区的延迟要小得多，但也有输入缓冲区延迟。 这意味着内部时钟与 对数据进行采样的HSPEEDCLK时钟之间至少有11.73ns的延迟。 此数字接近您的IL715延迟。 在对数据进行采样之前，您还需要进行半个SPICLK周期(例如，主控在上升沿发送数据，在下降沿采样数据)。 除非您以极快的SPICLK波特率工作，否则我认为高速模式可以帮助您。 我建议您首先在不使用高速模式的情况下开始，然后进行一些测量，以查看您是否有足够的时间让从属数据在主采样边缘之前到达。 这取决于您选择的波特率。  如果 正时正常，则无需使用高速模式。