This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LS3137:对 EMIF_CLK 最大频率进行了澄清

Guru**** 633810 points
Other Parts Discussed in Thread: TMS570LS3137, TMDS570LS31HDK
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1165559/tms570ls3137-clarification-on-emif_clk-max-frequency

器件型号:TMS570LS3137
主题中讨论的其他器件: TMDS570LS31HDK

您好!

我写入该位以确认信号 EMIF_CLK 的规格:

在"17.2.5.6.1中确定 RR 场的适当值"的示例以及 TRM 的整个"17.4示例配置"章节将 f (EMIF_clk)设置 为100MHz。

在 TMS570LS3137数据表中、"表6-27. EMIF 异步存储器时序要求"将最小 EMIF 时钟周期设置为11ns (即高达90.9MHz)、但在"表6-30中。 EMIF 同步存储器开关特性"最小 EMIF_CLK 周期时间为20ns (即50MHz 的最大频率)。

您能否澄清  SDRAM 和异步器件使用的最大 EMIF_CLK 是多少?

提前感谢、
费德里科。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Federico

    很抱歉、混淆了、但必须使用数据表交流特性。  将 TRM 章节视为示例计算、但您必须插入数据表中的新数字。

     TMS570LS3137中 SDRAM 接口的最大 EMIF_CLK 为50MHz。

     TMS570LS3137中异步器件的最大 EMIF_CLK 为90MHz。

    --

    谢谢、此致、
    Jagadish。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jagadish、

    感谢您的回答、但您能解释为什么异步器件能够以高达90MHz 的频率运行、而 SDRAM 不能运行?  90MHz 时、哪些特殊方面可能会失败?
    我想同时将 SDRAM 和几个异步器件连接到 EMIF 接口、但降低 SDRAM 的频率可能是异步器件运行速度更快的瓶颈!

    我在 TMDS570LS31HDK 开发套件上使用 IS42S16400J SDRAM 进行了一些实验、在90MHz 下工作正常。
    在哪种情况下可能会遇到问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="506633" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1165559/tms570ls3137-clarification-on-emif_clk-max-frequency/4397971 #4397971"]异 步器件的运行频率高达90MHz、SDRAM 无法?  90MHz 时、哪些特殊方面可能会失败?[/引述]

    数据表中指定的用于 SYNC 和异步的 EMIF 时钟将适用于器件的所有工作条件。

    这些值  适用于最坏情况、例如高温。

    [引用 userid="506633" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1165559/tms570ls3137-clarification-on-emif_clk-max-frequency/4397971 #4397971"]在哪种情况下可能会遇到问题?

    我们无法准确判断问题发生在哪个条件下、但在温度和电压等极端工作条件下、您可能会遇到问题。

    --
    谢谢、此致、
    Jagadish。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们最近在硬件上进行了一些温度测试、配备了开发套件的相同 SDRAM、并以90MHz (180MHz HCLK 设置的一半)运行 EMIF_CLK、我们没有发现任何故障。

    [引用 userid="524805" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1165559/tms570ls3137-clarification-on-emif_clk-max-frequency/4399520 #4399520"]我们无法准确判断问题发生在哪个条件下,但在温度和电压等极端工作条件下,您可能会遇到问题。

    我们应该期待什么样的失败?

    这个旧线程中
    https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/260952/trouble-with-tms570ls31-hdk-sdram

    说:
    "1) 器件无法在 EMIF 为90MHz 时运行、根据数据表(15ns EMIF 时钟周期)、最大值为66.67MHz。"

    我想此规格是在较旧的数据表修订版(SPNS162A 文档)中编写的、随后该修订版更正为每个周期20ns。 是否有任何数据、图形、降额曲线或其他任何支持此校正的东西?

    180MHz 处理器上的45MHz SDRAM 可能会导致我们的项目出现相关的性能问题、并且由于异步器件也卡在相同的频率下、性能会变得更糟。
    我们希望获得任何其他信息、因为我们必须审查我们的项目才能管理此降级。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Federico、

    让我与内部团队讨论一下、然后再讨论一下这个问题。

    --
    谢谢、此致、
    Jagadish。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Federico、

    内部团队确认了相同的情况、我的意思 是此器件支持的最大 SDRAM EMIF_CLK 仅为50MHz。

    [引用 userid="506633" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1165559/tms570ls3137-clarification-on-emif_clk-max-frequency/4411567 #4411567"]我们应该期待哪种失败?

    在最高 工作 温度(即125°C)下、数据可能无法正确写入。  

    --

    谢谢、此致、
    Jagadish。