主题中讨论的其他器件: TMDS570LS31HDK
您好!
我写入该位以确认信号 EMIF_CLK 的规格:
在"17.2.5.6.1中确定 RR 场的适当值"的示例以及 TRM 的整个"17.4示例配置"章节将 f (EMIF_clk)设置 为100MHz。
在 TMS570LS3137数据表中、"表6-27. EMIF 异步存储器时序要求"将最小 EMIF 时钟周期设置为11ns (即高达90.9MHz)、但在"表6-30中。 EMIF 同步存储器开关特性"最小 EMIF_CLK 周期时间为20ns (即50MHz 的最大频率)。
您能否澄清 SDRAM 和异步器件使用的最大 EMIF_CLK 是多少?
提前感谢、
费德里科。